資源描述：
《基于fpga的時(shí)間間隔測(cè)量?jī)x的設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。
1、中北大學(xué)2008屆畢業(yè)設(shè)計(jì)說(shuō)明書畢業(yè)設(shè)計(jì)說(shuō)明書基于FPGA的時(shí)間間隔測(cè)量?jī)x的設(shè)計(jì)學(xué)生姓名：學(xué)號(hào)：學(xué)院：專業(yè)：指導(dǎo)教師：2012年6月第II頁(yè)共II頁(yè)中北大學(xué)2008屆畢業(yè)設(shè)計(jì)說(shuō)明書摘要隨著科技的飛速發(fā)展，人們對(duì)高精度的時(shí)間頻率的需求越來(lái)越高，傳統(tǒng)可馴鐘系統(tǒng)(自動(dòng)校頻系統(tǒng))是模擬或半數(shù)字體制，其時(shí)差測(cè)量單元采用高精度時(shí)間間隔計(jì)數(shù)器，存在成本高、調(diào)試?yán)щy和不易建立模型等缺點(diǎn)。微電子技術(shù)的發(fā)展，推動(dòng)了可編程邏輯技術(shù)的發(fā)展，出現(xiàn)了價(jià)格低廉、適合工程應(yīng)用的現(xiàn)場(chǎng)可編程邏輯器件(FPGA)，因此采用FPGA實(shí)現(xiàn)高精度時(shí)間間隔測(cè)量具有很大的現(xiàn)實(shí)意義。本文詳細(xì)分析了幾種傳統(tǒng)時(shí)間間隔測(cè)量方法，深入研究了延遲單
2、元在FPGA中的實(shí)現(xiàn)方法，并對(duì)事件延遲內(nèi)插法、時(shí)鐘延遲內(nèi)插法、以及差分延遲內(nèi)插法三種時(shí)間內(nèi)插法的仿真驗(yàn)證，結(jié)果表明，基于差分延遲線測(cè)量的分辨率最高，消耗硬件資源最少。在此基礎(chǔ)之上，在Altera公司CycloneII系列的EP2C8Q208C8N芯片中實(shí)現(xiàn)分辨率為43ps的差分延遲鏈，采用粗細(xì)結(jié)合測(cè)量的方案，設(shè)計(jì)了一個(gè)集成在FPGA內(nèi)的高精度時(shí)間間隔測(cè)量模塊。設(shè)計(jì)主要包括四個(gè)部分：系統(tǒng)時(shí)鐘模塊、粗測(cè)量單元、細(xì)測(cè)量單元、數(shù)據(jù)處理與數(shù)據(jù)傳輸模塊，并在QuartusII開發(fā)環(huán)境下通過VerilogHDL語(yǔ)言對(duì)模塊進(jìn)行軟件實(shí)現(xiàn)?；贔PGA的時(shí)間間隔測(cè)量的精度達(dá)到200ps，具有高精度、集成度高、
3、易于移植的特點(diǎn)，是一種較優(yōu)的設(shè)計(jì)方案，有著很好的應(yīng)用前景。關(guān)鍵詞：FPGA，時(shí)間間隔測(cè)量，差分延遲內(nèi)插法，延遲線第II頁(yè)共II頁(yè)中北大學(xué)2008屆畢業(yè)設(shè)計(jì)說(shuō)明書ABSTRACTWiththerapiddevelopmentofscienceandtechnology,thedemandofhigh-precisiontimeandfrequencyareincreasinglyhigher.ThetraditionalDisciplinedClockSystem(adaptivefrequencycalibrationsystem)adoptsanalogorsemi-digitalsys
4、tem,whichusehighprecisiontime-intervalcountermeasuretimepart.Butitexistsshortcomingsuchas:highcost,largeimpactbyenvironmentalfactors.Developmentofmicroelectronicstechnology,andpromotethedevelopmentofprogrammablelogictechnology.Therehasbeenalowprice,suitableforengineeringapplicationsoffieldprogramm
5、ablegatearray(FPGA).Soreachingprecisetime-intervalmeasurebasedonFPGAhasthegreatpracticalsignificance.Thispaperanalysisthecommonlymethodsoftime-interval.Andtheeventdelayinterpolationmethod,theclockdelayinterpolationandtheinterpolationofthreedifferentialdelaytimeinterpolationsofthesimulationresultss
6、howthatthedifferentialdelaylinebasedonthehighestresolutionmeasurements,aminimumconsumptionofhardwareresources.Onthisbasis,Idesigntorealizinga43psdelaydifferenceofdifferentialdelaybasedonCycloneIIseriesofAlteras’EP2C8Q208C8Nchip.Anintegratedhigh-precisiontimeintervalmeasurementmodulebedesignedandem
7、beddedinFPGA.Ideterminethespecificmeasurementfortimeinterval:designbycrudeandfinemeasurement.Themainmodulesare:Systemclockmodule,coarsemeasurementmodule,andfinemeasurementunits,dataprocessinganddatatransmissionmo
