資源描述：
《基于fpga的soc原型驗證的設(shè)計與實現(xiàn)》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、電子元器件ElectronicComponent&Device基于FPGA的SoC原型驗證的設(shè)計與實現(xiàn)張術(shù)利劉忻（東南大學國家專用集成電路系統(tǒng)工程技術(shù)研究中心)摘要：在SoC開發(fā)過程中，基于FPGA的原型驗證是一種有效的驗證方法，它不僅能加快SoC的開發(fā)，降低SoC應用系統(tǒng)的開發(fā)成本，而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗證的設(shè)計與實現(xiàn)，針對FPGA基驗證中存在的問題進行了分析并提出了解決方案。關(guān)鍵詞：現(xiàn)場可編程門陣列；系統(tǒng)級芯片；原型驗證；驗證平臺TheDesignandImplementationoftheFPGABasedSoCPrototy
2、pingVerificationZhangShuliLiuXin（NationalASICSystemEngineeringResearchCenter,SoutheastUniversity）Abstract：TheFPGAbasedprototypingverificationisanefficientwayinSoCdesign,itcannotonlyacceleratethedevelopmentofSoC,decreasethedevelopmentcostofSoCapplicationsystem,butalsoincreasethesuccesssrate
3、ofthetape-out.ThisarticlemainlydescribesthedesignandimplementationoftheFPGAbasedSoCprototypingverification,thenanalyzestheproblemsthatexistintheFPGAbasedverificationprocessandfinallyprovidessomesolutionstoaddresstheseproblems.Keywords：FPGA;SoC;prototypingverification;verificationplatform0引
4、言隨著SoC設(shè)計規(guī)模的與日俱增，其功能日趨復雜，芯片的驗證階段占據(jù)了整個芯片開發(fā)的大部分時間。為了縮短驗證時間，在傳統(tǒng)的仿真驗證的基礎(chǔ)上涌現(xiàn)了許多新的驗證手段，如SDV(SoftwareDrivenverification)、BFM(BusFunctionModel)等，以及基于FPGA的原型驗證技術(shù)。因FPGA工藝及技術(shù)的發(fā)展，其速度、容量和密度都大大增加，功耗和成本在不斷的降低，使得基于FPGA的原型驗證得到廣泛的應用?；贔PGA的原型驗證可以比圖1基于ARM1136的SoC架構(gòu)軟件仿真速度高出4～6個數(shù)量級，而且還可以提高流片2FPGA原型驗證平臺的快速搭建成功率，
5、并為軟件開發(fā)提供了硬件平臺，加速了軟件的FPGA的發(fā)展為SoC的原型驗證提供了巨大的發(fā)揮空開發(fā)速度。間，面對復雜的SoC系統(tǒng)，傳統(tǒng)的一些驗證方法和單一本文主要論述了FPGA基原型驗證的實現(xiàn)方法，并且的驗證技術(shù)已經(jīng)不能滿足設(shè)計的要求。本文所設(shè)計的平針對ARM1136為內(nèi)核的SoC，如何快速而有效地搭建一個臺不僅能加快開發(fā)速度，提高流片成功率，而且還具有原型驗證平臺做了詳細的論述，最后還以UART為例來說低錯誤率、快速和簡易的特點，因此特別適合用于RTL明一種簡單、可重用性好、靈活性強的測試程序架構(gòu)。代碼更改頻繁的設(shè)計中。2.1FPGA原型驗證平臺的硬件環(huán)境設(shè)計1基于ARM11
6、36的SoC設(shè)計FPGA原型驗證平臺的硬件設(shè)計應該考慮FPGA的邏輯本文驗證的SoC芯片是定位于手持視頻播放設(shè)備、衛(wèi)資源、應用資源、擴展能力、PCB信號質(zhì)量、調(diào)試難度、星導航產(chǎn)品的高性能應用處理器，采用了ARM1136作為組態(tài)和成本等方面的因素。本原型系統(tǒng)設(shè)計的FPGA開發(fā)內(nèi)核，ARM11在提供超高性能的同時，還能保證功耗、板采用的是Terasic公司的DE3開發(fā)板，其FPGA芯片是面積的有效性。StratixIIIEP3SL340，擴展板是根據(jù)SoC整體驗證方案而同時在這個架構(gòu)中還采用了ARM公司的AMBA設(shè)計的PCB板。FPGA原型驗證平臺的硬件架構(gòu)如圖2所(Advan
7、cedMicrocontrollerBusArchitecture)總線，它是一示，為了使FPGA的調(diào)試性能增強，該平臺加入了ICE在組針對基于ARM核的片上系統(tǒng)之間通信而設(shè)計的標準線調(diào)試器，它可以讓驗證人員和軟件開發(fā)人員觀察到協(xié)議。在設(shè)計中，對于一些處理數(shù)據(jù)和通訊速度要求較ARM內(nèi)核和設(shè)計中各個寄存器的狀態(tài)信息，并且可以進高的設(shè)備掛在AHB總線上，而那些對總線性能要求不高行單步運行、在線調(diào)試等。的設(shè)備掛在APB總線上。為了能夠提高一些設(shè)備間的數(shù)據(jù)傳輸速度，該設(shè)計加入了DMA，其支持存儲器到存儲器、存儲器到外設(shè)、外
