高速緩沖存儲器cache

《高速緩沖存儲器cache》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、高速緩沖存儲器cache10計科一班1010311110韓家君高速緩沖存儲器（Cache）其原始意義是指存取速度比一般隨機(jī)存取記憶體（RAM）來得快的一種RAM，一般而言它不像系統(tǒng)主記憶體那樣使用DRAM技術(shù)，而使用昂貴但較快速的SRAM技術(shù)，也有快取記憶體的名稱。它是位于CPU與內(nèi)存之間的臨時存儲器，比主存儲器體積小但速度快，用于保有從主存儲器得到指令的副本——很可能在下一步為處理器所需——的專用緩沖器。在Cache中的數(shù)據(jù)是內(nèi)存中的一小部分，但這一小部分是短時間內(nèi)CPU即將訪問的，當(dāng)CPU調(diào)用大量數(shù)據(jù)時，就可避開內(nèi)存直接從Cache中調(diào)用，從而加快讀取速度。由此可見，在CPU中加入C

2、ache是一種高效的解決方案，這樣整個內(nèi)存儲器（Cache+內(nèi)存）就變成了既有Cache的高速度，又有內(nèi)存的大容量的存儲系統(tǒng)了。Cache對CPU的性能影響很大，主要是因為CPU的數(shù)據(jù)交換順序和CPU與Cache間的帶寬引起的。高速緩存的基本概念在計算機(jī)存儲系統(tǒng)的層次結(jié)構(gòu)中，介于中央處理器和主存儲器之間的高速小容量存儲器。它和主存儲器一起構(gòu)成一級的存儲器。高速緩沖存儲器和主存儲器之間信息的調(diào)度和傳送是由硬件自動進(jìn)行的。某些機(jī)器甚至有二級三級緩存，每級緩存比前一級緩存速度慢且容量大。而這時，一開始的高速小容量存儲器就被人稱為一級緩存。高速緩存的組成結(jié)構(gòu)高速緩沖存儲器是存在于主存與CPU之間

3、的一級存儲器，由靜態(tài)存儲芯片(SRAM)組成，容量比較小但速度比主存高得多，接近于CPU的速度?！　≈饕纱蟛糠纸M成：　　Cache存儲體：存放由主存調(diào)入的指令與數(shù)據(jù)塊。　　地址轉(zhuǎn)換部件：建立目錄表以實現(xiàn)主存地址到緩存地址的轉(zhuǎn)換。替換部件：在緩存滿時按一定策略進(jìn)行數(shù)據(jù)塊替換，并修改地址轉(zhuǎn)換部件。高速緩存的作用介紹在計算機(jī)技術(shù)發(fā)展過程中，主存儲器存取速度一直比中央處理器操作速度慢得多，使中央處理器的高速處理能力不能充分發(fā)揮，整個計算機(jī)系統(tǒng)的工作效率受到影響。有很多方法可用來緩和中央處理器和主存儲器之間速度不匹配的矛盾，如采用多個通用寄存器、多存儲體交叉存取等，在存儲層次上采用高速緩沖存儲器

4、也是常用的方法之一。很多大、中型計算機(jī)以及新近的一些小型機(jī)、微型機(jī)也都采用高速緩沖存儲器。　　高速緩沖存儲器的容量一般只有主存儲器的幾百分之一，但它的存取速度能與中央處理器相匹配。根據(jù)程序局部性原理，正在使用的主存儲器某一單元鄰近的那些單元將被用到的可能性很大。因而，當(dāng)中央處理器存取主存儲器某一單元時，計算機(jī)硬件就自動地將包括該單元在內(nèi)的那一組單元內(nèi)容調(diào)入高速緩沖存儲器，中央處理器即將存取的主存儲器單元很可能就在剛剛調(diào)入到高速緩沖存儲器的那一組單元內(nèi)。于是，中央處理器就可以直接對高速緩沖存儲器進(jìn)行存取。在整個處理過程中，如果中央處理器絕大多數(shù)存取主存儲器的操作能為存取高速緩沖存儲器所代替

5、，計算機(jī)系統(tǒng)處理速度就能顯著提高。高速緩存的工作原理1、讀取順序CPU要讀取一個數(shù)據(jù)時，首先從Cache中查找，如果找到就立即讀取并送給CPU處理；如果沒有找到，就用相對慢的速度從內(nèi)存中讀取并送給CPU處理，同時把這個數(shù)據(jù)所在的數(shù)據(jù)塊調(diào)入Cache中，可以使得以后對整塊數(shù)據(jù)的讀取都從Cache中進(jìn)行，不必再調(diào)用內(nèi)存。正是這樣的讀取機(jī)制使CPU讀取Cache的命中率非常高（大多數(shù)CPU可達(dá)90%左右），也就是說CPU下一次要讀取的數(shù)據(jù)90%都在Cache中，只有大約10%需要從內(nèi)存讀取。這大大節(jié)省了CPU直接讀取內(nèi)存的時間，也使CPU讀取數(shù)據(jù)時基本無需等待?？偟膩碚f，CPU讀取數(shù)據(jù)的順序是

6、先Cache后內(nèi)存。2、緩存分類前面是把Cache作為一個整體來考慮的，現(xiàn)在要分類分析了。Intel從Pentium開始將Cache分開，通常分為一級高速緩存L1和二級高速緩存L2。在以往的觀念中，L1Cache是集成在CPU中的，被稱為片內(nèi)Cache。在L1中還分?jǐn)?shù)據(jù)Cache（I-Cache）和指令Cache（D-Cache）。它們分別用來存放數(shù)據(jù)和執(zhí)行這些數(shù)據(jù)的指令，而且兩個Cache可以同時被CPU訪問，減少了爭用Cache所造成的沖突，提高了處理器效能。在P4處理器中使用了一種先進(jìn)的一級指令Cache——動態(tài)跟蹤緩存。它直接和執(zhí)行單元及動態(tài)跟蹤引擎相連，通過動態(tài)跟蹤引擎可以很快

7、地找到所執(zhí)行的指令，并且將指令的順序存儲在追蹤緩存里，這樣就減少了主執(zhí)行循環(huán)的解碼周期，提高了處理器的運算效率。以前的L2Cache沒集成在CPU中，而在主板上或與CPU集成在同一塊電路板上，因此也被稱為片外Cache。但從PⅢ開始，由于工藝的提高L2Cache被集成在CPU內(nèi)核中，以相同于主頻的速度工作，結(jié)束了L2Cache與CPU大差距分頻的歷史，使L2Cache與L1Cache在性能上平等，得到更高的傳輸速度。L2Cache只