參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)

參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)

ID:34534607

大小:1.64 MB

頁(yè)數(shù):62頁(yè)

時(shí)間:2019-03-07

參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)_第1頁(yè)
參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)_第2頁(yè)
參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)_第3頁(yè)
參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)_第4頁(yè)
參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)_第5頁(yè)
資源描述:

《參數(shù)化viterbi譯碼器的fpga實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)

1、分類號(hào):——UDC:——工學(xué)碩士學(xué)位論文密級(jí):編號(hào):V780763參數(shù)化Viterbi譯碼器的FPGA實(shí)現(xiàn)碩士研究生:指導(dǎo)教師:學(xué)位級(jí)別:學(xué)科、專業(yè):所在單位:論文提交日期:論文答辯日期:學(xué)位授權(quán)單位:張榮兵和應(yīng)民研究員工學(xué)碩士信號(hào)與信息處理信息與通信工程學(xué)院2005年1月2005年2月哈爾濱工程大學(xué)哈爾濱工程大學(xué)碩士學(xué)位論文摘要維特比算法作為一種最大似然算法可以在網(wǎng)格圖上找出最似然的狀態(tài)轉(zhuǎn)移路徑,已廣泛應(yīng)用在各種信號(hào)處理和數(shù)字通信領(lǐng)域。由于它的前向糾錯(cuò)性能,維特比譯碼器廣泛應(yīng)用于各種數(shù)字通信系統(tǒng)如:衛(wèi)星

2、通信系統(tǒng)、GSM(GroupSpecialMobile)、3G(第三代移動(dòng)通信)、DVB(歐洲數(shù)字視頻廣播)標(biāo)準(zhǔn)和ATSC(美國(guó)先進(jìn)電視)標(biāo)準(zhǔn)等。本文以某型號(hào)接收機(jī)的應(yīng)用為背景,主要論述了如何實(shí)現(xiàn)基于FPGA的參數(shù)化的Viterbi譯碼器的知識(shí)產(chǎn)權(quán)(IP)核。文中詳細(xì)論述了譯碼器的內(nèi)部結(jié)構(gòu)、VerilogHDL(硬件描述語言)實(shí)現(xiàn)、仿真測(cè)試等。這些可變的參數(shù)包括:碼型、ACS(加比選)單元的數(shù)目、軟判決比特?cái)?shù)、回溯深度等。用戶可以根據(jù)自己的需要設(shè)置不同的參數(shù)由開發(fā)工具生成不同的譯碼器用于不同的系統(tǒng)。本文的

3、創(chuàng)新之處在于:針對(duì)FPGA的內(nèi)部結(jié)構(gòu)提出了一種新的累加度量RAM的組織形式,大大節(jié)省了嵌入式RAM塊;提出了一種新的累加度量值的歸一化辦法:此外還給出了用Matlab建模得到軟判決信息輔助仿真工具進(jìn)行電路仿真的方法,大大提高了仿真的速度。所設(shè)計(jì)的(2,1,7)連續(xù)型5比特軟判決譯碼器已經(jīng)應(yīng)用于某型號(hào)接收機(jī),經(jīng)受了實(shí)際應(yīng)用的考驗(yàn)產(chǎn)生了巨大的經(jīng)濟(jì)效益。關(guān)鍵詞:卷積碼;維特比譯碼器:參數(shù)化;軟判決哈爾濱工程大學(xué)碩士學(xué)位論文AbstractTheViterbialgorithmisusedtofindthemos

4、t·likelystatetransitionsequenceinastatediagram,andhasbeenwidelyusedinsignalprocessinganddigitalcommunication.Specificallyduetotheirforwarderrorcorrectioncapability,theViterbidecoderhasoftenbeenusedindigitalcommunicationsystemsuchassatellitecommunicationsy

5、stems,GSM,3G,DVBandATSC.Inthispaper,aparameterizedViterbidecoderbasedonFPGAispresented.Thestructureofthedecoder,therealizationofVerilogHDLandthesimulationofthedesigneddecoderarediscusseddeeply.Thesealterableparametersincludegeneratingpolynomials,thenumber

6、ofACS,thenumberofsoftdecisionbitspersymbol,tracebacklengthandSOon.Theusercansettheparameterwhichheneeds.Asthenewinthispaper,anewmemoryorganization,anewnormalizationmethodandawayofgettingsoft—decisionbitshelpedbyMatlabarepresented.Thedesignedsoft·decisionV

7、iterbidecoderhasbeenusedinsomesatellitecommunicationsystems.Keyword:Convolutionalcodes,Viterbidecoder,parameterizedsofi.decision哈爾濱工程大學(xué)學(xué)位論文原創(chuàng)性聲明本人鄭重聲明:本論文的所有工作,是在導(dǎo)師的指導(dǎo)下,由作者本人獨(dú)立完成的。有關(guān)觀點(diǎn)、方法、數(shù)據(jù)和文獻(xiàn)的引用已在文中指出,并與參考文獻(xiàn)相對(duì)應(yīng)。除文中已注明引用的內(nèi)容外,本論文不包含任何其他個(gè)人或集體已經(jīng)公開發(fā)表的作品成果。對(duì)本

8、文的研究做出重要貢獻(xiàn)的個(gè)人和集體,均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律結(jié)果由本人承擔(dān)。作者(簽字):日期:川廠年1,月訝日.墮璽鎏三翟盔蘭鎏圭主售笙苧1—一l_____lIl___II●-●l__I-__ll_●l-_l_____l●l__l_●l。-一一1.1概述第1章緒論在數(shù)字通信系統(tǒng)里為保證通信的可靠性往往要進(jìn)行差錯(cuò)控制,常用的辦法就是進(jìn)行信道編碼,也就是在原始信息里通過某種規(guī)則加入冗余信息來監(jiān)督原始信息

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。