復(fù)雜可編程邏輯器

《復(fù)雜可編程邏輯器》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第2章復(fù)雜可編程邏輯器件2.1CPLD概述2.2Lattice公司的CPLD2.3Altera公司的CPLD1EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件2.1CPLD概述復(fù)雜可編程邏輯器件（CPLD）是在EPLD的基礎(chǔ)上改進(jìn)而發(fā)展起來的，它采用EEPROM工藝，具有高密度、高速度和低功耗等優(yōu)點。與EPLD相比，CPLD增加了內(nèi)部連線，并對邏輯宏單元和I/O單元做了重大改進(jìn)，從而改善了系統(tǒng)的性能，提高了器件的集成度。尤其是在CPLD中引入在系統(tǒng)編程（ISP）技術(shù)后，使CPLD的應(yīng)用更加方便靈活，深受設(shè)計人員的青睞，現(xiàn)已成為電子系統(tǒng)設(shè)計的首選器件之一。2EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計

2、第2章復(fù)雜可編程邏輯器件2.1CPLD概述目前，生產(chǎn)CPLD器件的著名公司主要有美國的Altera、AMD、Lattice、Cypress和Xilinx等公司。CPLD的產(chǎn)品多種多樣，器件的結(jié)構(gòu)也有很大的差異，但大多數(shù)公司的CPLD仍使用基于乘積項的陣列型單元結(jié)構(gòu)。例如，Altera公司的MAX系列CPLD產(chǎn)品、Xilinx公司和Lattice公司的CPLD產(chǎn)品都采用可編程乘積項陣列結(jié)構(gòu)。3EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件2.1CPLD概述基于乘積項陣列型CPLD的組成：●可編程內(nèi)部連線●邏輯塊●I/O單元4EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件●可編程

3、內(nèi)部連線為各邏輯塊之間，以及邏輯塊和I/O單元之間提供互連網(wǎng)絡(luò)，實現(xiàn)信號連線。包括實現(xiàn)乘積項的與陣列、乘積項分配和邏輯宏單元等，用于實現(xiàn)各種邏輯功能。用于實現(xiàn)信號從器件輸出，以及為輸入信號提供輸入通道。通常具有輸入、輸出和雙向I/O模式?！襁壿媺K●I/O單元5EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件2.2Lattice公司的CPLDLattice公司是世界上最早生產(chǎn)PLD器件和首先推出ISP技術(shù)的公司。該公司將ISP技術(shù)與E2CMOS相結(jié)合，生產(chǎn)了多種高性能的CPLD產(chǎn)品，主要有ispLSI和ispMACH兩大系列。該公司除了生產(chǎn)CPLD和FPGA器件外，還開發(fā)了在系統(tǒng)可

4、編程模擬器件（ispPAC），是世界上第三大可編程器件的供應(yīng)商。6EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件ispLSI系列的CPLD是一種在系統(tǒng)可編程邏輯器件（ISPLD），它采用E2CMOS工藝，具有集成度高、功耗低、擦除和編程時間短等特點，并且在系統(tǒng)編程次數(shù)可在10000次以上。在系統(tǒng)可編程（ISP）是指編程器件可直接安裝在用戶自己設(shè)計的系統(tǒng)電路板上，通過計算機的并行接口和專用的編程電纜，對器件進(jìn)行直接編程，并且可以反復(fù)編程，從而使器件具有用戶所需要的邏輯功能。2.2.1ispLSI器件簡介7EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件ispLSI器件分為六個系列

5、，分別為：●ispLSI1000系列●ispLSI2000系列●ispLSI3000系列●ispLSI5000系列●ispLSI6000系列●ispLSI8000系列2.2.1ispLSI器件簡介為通用系列，內(nèi)部約有2000～8000個PLD等效門，適用于高速編碼、總線管理、LAN或DMA控制等。為高速系列，內(nèi)部約有1000～6000個PLD等效門，有較多I/O端口，適用于高速計數(shù)、定時及高速RISC/CISC微處理器的接口。為高性能、高密度器件，其集成度達(dá)8000～14000個PLD等效門，可容納規(guī)模較大的邏輯系統(tǒng)，適用于數(shù)字信號處理、圖形處理、數(shù)據(jù)加密、解密和壓縮等。為超寬輸

6、入高密度器件，其基本結(jié)構(gòu)與ispLSI3000系列類似。密度更高、結(jié)構(gòu)更加復(fù)雜，集成密度可達(dá)25000個PLD等效門，內(nèi)部提供了存儲器、寄存器和計數(shù)器等子模塊，可容納大規(guī)模的邏輯系統(tǒng)，適用的范圍更加廣泛。為超高密度系列，是最新推出的多寄存器超大結(jié)構(gòu)器件，其規(guī)模為25000～43750個PLD等效門。8EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件ispLSI系列CPLD的特點如下：①采用乘積項陣列結(jié)構(gòu)；②采用先進(jìn)的ISP技術(shù),能重復(fù)編程擦寫上萬次；③具有加密功能。2.2.1ispLSI器件簡介9EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件2.2.2ispLSI器件的結(jié)構(gòu)1.

7、ispLSI1016的結(jié)構(gòu)10EDA技術(shù)與數(shù)字系統(tǒng)設(shè)計第2章復(fù)雜可編程邏輯器件1.ispLSI1016的結(jié)構(gòu)ispLSI1016是由2個宏塊（Megablock）、1個全局布線區(qū)（GRP）、32個I/O單元、1個時鐘分配網(wǎng)絡(luò)，以及在系統(tǒng)編程控制邏輯等組成。每個宏塊中包括8個通用邏輯塊（GLB）、1個輸出布線區(qū)（ORP）、1個16位輸入總線和18個引腳，其中16個為I/O引腳，2個為專用輸入引腳。時鐘信號（Y0～Y2）經(jīng)時鐘分配網(wǎng)絡(luò)分配后,產(chǎn)生5個時鐘信號,作為GLB的全局時鐘和I