《微機(jī)應(yīng)用》PPT課件

《微機(jī)應(yīng)用》PPT課件

ID:39514801

大小:258.10 KB

頁數(shù):39頁

時間:2019-07-04

《微機(jī)應(yīng)用》PPT課件_第1頁
《微機(jī)應(yīng)用》PPT課件_第2頁
《微機(jī)應(yīng)用》PPT課件_第3頁
《微機(jī)應(yīng)用》PPT課件_第4頁
《微機(jī)應(yīng)用》PPT課件_第5頁
資源描述:

《《微機(jī)應(yīng)用》PPT課件》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第2章微處理器內(nèi)部結(jié)構(gòu)制作錢曉捷微型計算機(jī)原理及應(yīng)用2006年第2章微處理器內(nèi)部結(jié)構(gòu)2.1微處理器功能結(jié)構(gòu)2.1.1微處理器基本結(jié)構(gòu)2.1.28086的功能結(jié)構(gòu)2.1.3IA-32的功能結(jié)構(gòu)2.2IA-32微處理器寄存器2.2.1整數(shù)寄存器2.2.2浮點及多媒體寄存器2.3微處理器存儲器組織2.3.1IA-32工作方式2.3.2實方式的邏輯段2.3.3保護(hù)方式的段頁管理微處理器基本結(jié)構(gòu)算術(shù)邏輯單元ALU(ArithmeticLogicUnit)運算器,主要是算術(shù)運算和邏輯運算累加器(Accumulator):最常使用的寄存器標(biāo)志(Flag)寄存器:反映運算結(jié)果的輔助信息可編程寄存器通

2、用寄存器:數(shù)量較多,具有多種用途專用寄存器:只用于特定目的指令處理單元控制器,執(zhí)行指令實現(xiàn)其功能指令執(zhí)行過程:讀取指令、指令譯碼和執(zhí)行指令透明和抽象示意圖微處理器基本結(jié)構(gòu)1.算邏單元累加器結(jié)構(gòu)的微處理器,一個操作數(shù)總是由被稱為累加器的寄存器提供,而另一個操作數(shù)通過暫存器來提供。反映運算結(jié)果的輔助信息記錄在標(biāo)志寄存器中。標(biāo)志寄存器用于反映指令執(zhí)行結(jié)果或控制指令執(zhí)行形式。也叫程序狀態(tài)字。2.寄存器透明的:不可編程;可編程寄存器:有引用名稱,分為通用和專用的。3.指令處理單元取指-譯碼-執(zhí)行2.1.28086的功能結(jié)構(gòu)1.總線接口單元和執(zhí)行單元管理8086與系統(tǒng)總線的接口,負(fù)責(zé)微處理器對存

3、儲器和外設(shè)進(jìn)行訪問。8086所有對外操作必須通過BIU和這些總線進(jìn)行。執(zhí)行單元負(fù)責(zé)指令譯碼、數(shù)據(jù)運算和指令執(zhí)行。8086指令地址由代碼段寄存器CS和指令指針寄存器IP共同提供,再由地址加法器得到20位存儲器地址。取指-譯碼-執(zhí)行,操作數(shù)來自寄存器、指令隊列或存儲器和外設(shè)。2.1.28086的功能結(jié)構(gòu)2.指令預(yù)取BIU和EU兩個單元相互獨立,分別完成各自操作,可以并行操作。指令預(yù)取,簡單的流水線技術(shù)。8086的功能結(jié)構(gòu)總線接口單元指令隊列、指令指針(IP)、段寄存器(CS/DS/SS/ES)、地址加法器和總線控制邏輯管理與系統(tǒng)總線的接口,負(fù)責(zé)對存儲器和外設(shè)訪問執(zhí)行單元ALU、通用寄存器

4、、標(biāo)志寄存器和控制電路負(fù)責(zé)指令譯碼、數(shù)據(jù)運算和指令執(zhí)行指令預(yù)取EU單元譯碼執(zhí)行指令,同時BIU單元讀取后續(xù)指令最簡單的指令流水線技術(shù)示意圖2.1.3IA-32的功能結(jié)構(gòu)1.80386的功能結(jié)構(gòu)6個功能部件:總線接口單元,指令預(yù)取單元,指令譯碼單元,執(zhí)行單元,分段單元,分頁單元,并行工作,對指令進(jìn)行流水線處理??偩€接口單元:提供與外部接口,取指令或讀寫數(shù)據(jù)指令預(yù)取單元:利用總線空閑時間預(yù)取指令,送入16個字節(jié)的指令預(yù)取隊列。指令譯碼單元:從預(yù)取隊列取出指令,譯成微代碼,放入指令隊列。執(zhí)行單元:執(zhí)行指令。存儲管理單元:邏輯地址變成線性地址和物理地址,讀寫數(shù)據(jù);進(jìn)行存儲保護(hù)。80386的功

5、能結(jié)構(gòu)總線接口單元指令預(yù)取單元指令譯碼單元執(zhí)行單元分段單元分頁單元示意圖6個功能部件可以并行工作,進(jìn)行流水線處理2.Pentium的功能結(jié)構(gòu)通過體系結(jié)構(gòu)的革新增強(qiáng)CPU的性能:(1)超標(biāo)量流水線:2條指令流水線U和V;(2)分離Cache:指令和數(shù)據(jù)分開的2個8KCache,更好地與Pentium的超標(biāo)量流水配合,減少指令預(yù)取和操作數(shù)存取的存儲器沖突;(3)動態(tài)分支預(yù)測:設(shè)置分支目標(biāo)緩存器,存儲轉(zhuǎn)移指令的執(zhí)行情況,并進(jìn)行動態(tài)預(yù)測。(4)高性能浮點處理單元:浮點指令的執(zhí)行高度流水;(5)其它方面:常用指令固化,改進(jìn)復(fù)雜指令微代碼算法;(6)增大頁面容量,適合圖像處理等需要大量數(shù)據(jù)的應(yīng)用

6、程序;(7)采用節(jié)能技術(shù)。Pentium的功能結(jié)構(gòu)超標(biāo)量流水線分離Cache動態(tài)分支預(yù)測性能增強(qiáng)的浮點處理單元FPU其它常用指令固化改進(jìn)復(fù)雜指令的微代碼算法節(jié)能特性電源電壓:3.3V示意圖2.2.1整數(shù)寄存器1.通用寄存器8個32位通用寄存器EAX,EBX,ECX,EDX,ESI,EDI,EBP,ESP8個16位通用寄存器AX,BX,CX,DX,SI,DI,BP,SP8個8位通用寄存器AH,AL,BH,BL,CH,CL,DH,DL2.2IA-32微處理器寄存器存取16位寄存器,高16位不受影響存取8位寄存器,16/32位寄存器其他位不受影響示意圖通用寄存器的命名EAX:累加器(Acc

7、umulator)用于算邏運算、與外設(shè)傳送信息;EBX:基址寄存器(Base)存放存儲器地址,以方便指向數(shù)組中的元素;ECX:計數(shù)器(Counter)循環(huán)操作等指令中的隱含計數(shù)器;EDX:數(shù)據(jù)寄存器(Data)存放數(shù)據(jù),低16位常存放外設(shè)端口地址;ESI:源變址寄存器(SourceIndex)EDI:目的變址寄存器(DestinationIndex)指向字符串或數(shù)組的源、目的操作數(shù);源操作數(shù)目的操作數(shù)通用寄存器EBP:基址指針(BasePointer)默認(rèn)

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。