第8章-2北大微電子課件

《第8章-2北大微電子課件》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫(kù)。

1、8.2集成電路中的元件結(jié)構(gòu)與基本制造工藝8.2.3集成電路芯片的基本工藝（一）工藝流程（1）埋層工藝8.2集成電路中的元件結(jié)構(gòu)與基本制造8.2.3集成電路芯片的基本工藝（一）工藝流程（2）外延（集電區(qū)）與隔離工藝8.2集成電路中的元件結(jié)構(gòu)與基本制造（3）基區(qū)制作8.2集成電路中的元件結(jié)構(gòu)與基本制造（4）發(fā)射區(qū)制作前部工序的主要工藝1.圖形轉(zhuǎn)換：將設(shè)計(jì)在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上2.摻雜：根據(jù)設(shè)計(jì)的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等3.制膜：制作各種材料的薄膜8.2集成電路中的元件結(jié)構(gòu)與基本制造工藝1.光刻光刻三要素：掩

2、模板光刻膠光刻機(jī)8.2集成電路中的元件結(jié)構(gòu)與基本制造(三)掩膜版（mask）的作用掩膜版：用特殊石英玻璃制作。首先在玻璃上淀積一層能吸收紫外光的鉻層（或氧化鉻、氧化鐵），通過(guò)腐蝕方法有選擇地刻蝕掉不需要的鉻層，保留下來(lái)的鉻層其大小、形狀及相關(guān)位置則完全對(duì)應(yīng)于芯片制作時(shí)，所需要的窗口或圖形。8.2集成電路中的元件結(jié)構(gòu)與基本制造工藝8.2.3集成電路芯片的基本工藝8.2集成電路中的元件結(jié)構(gòu)與基本制造工藝8.2.3集成電路芯片的基本工藝（二）芯片核心工藝3.光刻光刻過(guò)程：第一步：涂膠第二步：預(yù)烘8.2集成電路中的元件結(jié)構(gòu)與基本制造工藝8.2.3集成電路芯片的基本工藝（二

3、）芯片核心工藝1.光刻光刻過(guò)程：第三步：曝光各種光源的比較：光譜波長(zhǎng)（nm)曝光方式抗蝕劑掩模材料分辨率紫外光UV365~436各種有掩模方式光致玻璃/Cr0.5μm深紫外光DUV193~248各種有掩模方式電子石英/Cr、Al0.2μm極紫外光EUV10~15縮小全反射電子多涂層反射層/金屬吸收層0.1μmX射線0.2~4接近電子Si、Si3N4、Al2O3/Au、Pt、Os等0.1μm第四步：顯影光刻膠受到特定波長(zhǎng)光線的作用后，化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：曝光后可溶,分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負(fù)膠：曝光

4、后不可溶,分辨率差，適于加工線寬≥3?m的線條第五步：后烘8.2集成電路中的元件結(jié)構(gòu)與基本制造工藝2、刻蝕技術(shù)：◆濕法化學(xué)腐蝕濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過(guò)化學(xué)反應(yīng)進(jìn)行刻蝕的方法?！舾煞涛g：利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團(tuán)等)與材料發(fā)生化學(xué)反應(yīng)或通過(guò)轟擊等物理作用而達(dá)到刻蝕的目的。優(yōu)點(diǎn)：1、應(yīng)用范圍廣，適用于幾乎所有材料。2、簡(jiǎn)單易行，成本低，適宜于大批量加工缺點(diǎn)：1、一般為各向同性腐蝕，容易出現(xiàn)側(cè)向鉆蝕。2、由于液體存在表面張力，不適宜于腐蝕極細(xì)的線條。3、化學(xué)反應(yīng)時(shí)往往伴隨放熱與放氣，導(dǎo)致腐蝕不均勻。濕法

5、化學(xué)刻蝕常用腐蝕液舉例1、SiO2腐蝕液：BHF:28mlHF（腐蝕劑)+170mlH2O+113gNH4F（緩沖劑）2、Si腐蝕液：Dashetch:1mlHF+3mlHNO3+10mlCH3COOH（冰醋酸）Sirtletch:50mlHF+50gCrO3+100mlH2O（顯示微缺陷）3、Si3N4腐蝕液：H3PO4(180oC)4、采用SiO2層做為掩膜，利用KOH的水溶液與異丙醇（IPA）相混合對(duì)（100）晶向的硅表面進(jìn)行腐蝕，可以得到V形的溝糟。5、Al腐蝕液：4mlH3PO4+1mlHNO3+4mlCH3COOH+1mlH2O，（35nm/min）干

6、法刻蝕優(yōu)點(diǎn):各向異性刻蝕選擇性刻蝕通過(guò)活性離子對(duì)襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點(diǎn)。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)。圖形轉(zhuǎn)換（光刻與刻蝕工藝）光刻次數(shù)越多，工藝越復(fù)雜。另—方面，光刻所能加工的線條越細(xì)，工藝線水平越高。光刻工藝是完成在整個(gè)硅片上進(jìn)行開窗的工作。8.2.3摻雜工藝（擴(kuò)散與離子注入）摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸磷(P)、砷(As)—N型硅;硼(B)—P型硅摻雜工藝：擴(kuò)散、離子注入由光刻工藝(刻蝕)為摻雜確定摻雜的區(qū)域，在需要

7、摻雜處(即摻雜窗口)裸露出硅襯底，非摻雜區(qū)則用一定厚度的二氧化硅或者氮化硅等薄膜材料進(jìn)行屏蔽擴(kuò)散替位式擴(kuò)散：雜質(zhì)離子占據(jù)硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的溫度(950～1280℃)下進(jìn)行，橫向擴(kuò)散嚴(yán)重。但對(duì)設(shè)備的要求相對(duì)較低。磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層間隙式擴(kuò)散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au等元素?cái)U(kuò)散系數(shù)要比替位式擴(kuò)散大6～7個(gè)數(shù)量級(jí)（絕對(duì)不許用手摸硅片—防止Na+沾污。）鉑離子注入通過(guò)高能離子束轟擊硅片表面，在窗口處，雜質(zhì)離子被注入硅本體，在其他部位，雜質(zhì)離子被硅表面的

8、保護(hù)層屏蔽