資源描述：
《脈沖信號(hào)發(fā)生器設(shè)計(jì).doc》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。
1、脈沖信號(hào)發(fā)生器摘要：本實(shí)驗(yàn)是采用fpga方式基于AlterCyclone2EP2C5T144C8的簡(jiǎn)易脈沖信號(hào)發(fā)生器，可以實(shí)現(xiàn)輸出一路周期1us到10ms，脈沖寬度：0.1us到周期-0.1us,時(shí)間分辨率為0.1us的脈沖信號(hào)，并且還能輸出一路正弦信號(hào)（與脈沖信號(hào)同時(shí)輸出）。輸出模式可分為連續(xù)觸發(fā)和單次手動(dòng)可預(yù)置數(shù)（0~9）觸發(fā)，具有周期、脈寬、觸發(fā)數(shù)等顯示功能。采用fpga計(jì)數(shù)實(shí)現(xiàn)的電路簡(jiǎn)化了電路結(jié)構(gòu)并提高了射擊精度，降低了電路功耗和資源成本。關(guān)鍵詞：FPGA；脈沖信號(hào)發(fā)生器；矩形脈沖；正弦信號(hào)；1方案設(shè)計(jì)與比較脈沖信
2、號(hào)產(chǎn)生方案：方案一、采用專用DDS芯片的技術(shù)方案：目前已有多種專用DDS集成芯片可用，采用專用芯片可大大簡(jiǎn)化系統(tǒng)硬件制作難度，內(nèi)部數(shù)字信號(hào)抖動(dòng)小，輸出信號(hào)指標(biāo)高；但專用芯片控制方式比較固定，最大的缺點(diǎn)是進(jìn)行脈寬控制，測(cè)量困難，無(wú)法進(jìn)行外同步，不滿足設(shè)計(jì)要求。方案二、單片機(jī)法。利用單片機(jī)實(shí)現(xiàn)矩形脈沖，可以較方案以更簡(jiǎn)化外圍硬件，節(jié)約成本，并且也可以實(shí)現(xiàn)靈活控制、能產(chǎn)生任意波形的信號(hào)發(fā)生器。但是單片機(jī)的內(nèi)部時(shí)鐘一般是小于25Mhz，速度上無(wú)法滿足設(shè)計(jì)要求，通過(guò)單片機(jī)產(chǎn)生脈沖至少需要三條指令，所需時(shí)間大于所要求的精度要求，故不可
3、取。方案二：FPGA法。利用了可編程邏輯器件的靈活性且資源豐富的特點(diǎn)，通過(guò)Quartus軟件的設(shè)計(jì)編寫(xiě)，實(shí)現(xiàn)脈沖信號(hào)的產(chǎn)生及數(shù)控，并下載到試驗(yàn)箱中，這種方案電路簡(jiǎn)單、響應(yīng)速度快、精度高、穩(wěn)定性好故采用此種方案。2理論分析與計(jì)算脈沖信號(hào)產(chǎn)生原理：輸入量周期和脈寬，結(jié)合時(shí)鐘頻率，轉(zhuǎn)換成兩個(gè)計(jì)數(shù)器的容量，用來(lái)對(duì)周期和高電平的計(jì)時(shí)，輸出即可產(chǎn)生脈沖信號(hào)。脈沖信號(hào)的精度保證：時(shí)間分辨率0.1us，周期精度：+0.1%+0.05us，寬度精度：+0.1%+0.05us，為滿足精度要求，所以所選時(shí)鐘頻率至少1/0.05us=20MHZ,
4、由于試驗(yàn)箱上大于10MHZ只有50MHZ，故選時(shí)鐘信號(hào)50MHZ，此時(shí)精度1/50MHZ=0.02us<0.05us，滿足精度要求。正弦信號(hào)產(chǎn)生原理：正弦信號(hào)的產(chǎn)生由DDS原理實(shí)現(xiàn)，頻率由頻率控制字M和時(shí)鐘周期Fc決定，M=Fout*2^N/Fc，F(xiàn)out=1/T，N即為相位累加器的位數(shù)，化簡(jiǎn)锝M=2^N/(5*T),即說(shuō)明可以通過(guò)輸入量周期控制正弦的頻率，與脈沖達(dá)到同周期。3程序設(shè)計(jì)3.1系統(tǒng)框圖如圖3-1所示。按鍵輸入周期、脈沖二進(jìn)制輸出模塊脈寬、周期值高、低電平計(jì)數(shù)脈沖輸出計(jì)算模塊高低分位顯示查找表周期值M值運(yùn)算模塊
5、M值+相位累加器DAC正弦波形相位存儲(chǔ)器正弦查找表十進(jìn)制顯示圖3-1系統(tǒng)框圖按鍵輸入模塊：通過(guò)不同的按鍵切換周期和脈寬、高低位輸入數(shù)據(jù)。（vhdl語(yǔ)言見(jiàn)附錄1）圖3-2按鍵輸入模塊顯示模塊：采用查詢ROM表的方法，二進(jìn)制數(shù)值通過(guò)一個(gè)ROM表顯示為十進(jìn)制數(shù)值，在數(shù)碼管上顯示。（Vhdl及rom表見(jiàn)附錄2）圖3-3顯示模塊高低電平計(jì)數(shù)模塊：計(jì)數(shù)器接時(shí)鐘脈沖50MHZ，即每次計(jì)數(shù)0.02us，5次計(jì)數(shù)為0.1us，即為實(shí)驗(yàn)要求的時(shí)間精度0.1us，通過(guò)置入周期和脈寬放大5倍（周期和脈寬均以0.1us為單位）便可產(chǎn)生高低脈沖信號(hào)。
6、（Mk模塊vhdl見(jiàn)附錄三）圖3-4脈沖信號(hào)產(chǎn)生模塊正弦信號(hào)產(chǎn)生模塊：由DDS原理產(chǎn)生，頻率控制字M=Fout*2^N/Fc，F(xiàn)out=1/T，N即為相位累加器的位數(shù)，化簡(jiǎn)得M=2^N/(5*T)，再通過(guò)相位累加器查找正弦ROM表，便可產(chǎn)生正弦信號(hào)，正弦信號(hào)的周期即為T(mén)，與脈沖信號(hào)同周期。（reg29、dm1、正弦rom見(jiàn)附錄四）圖3-5正弦信號(hào)產(chǎn)生模塊整體電路連接：（見(jiàn)附錄五）4作品測(cè)試4.1測(cè)試儀器TDS1002型60MHZ10GS/s雙通道數(shù)字存儲(chǔ)示波器，系統(tǒng)試驗(yàn)箱。4.2測(cè)試方案控制時(shí)鐘：50MHz按鍵操作：Key
7、1：十分位、百位計(jì)數(shù)使能；Key2:個(gè)位、千位計(jì)數(shù)使能；key3：十位、萬(wàn)位計(jì)數(shù)使能；key4：高三位低三位切換；key5：脈寬、周期切換；key6：脈寬周期輸入脈沖；Key7：猝發(fā)脈沖計(jì)數(shù)按鍵；key8：系統(tǒng)清零鍵；key3與key2同時(shí)按下切換至單猝發(fā)方式；key3、2、1同時(shí)按下但猝發(fā)脈沖發(fā)射。測(cè)試方法：按鍵輸入脈寬和周期，經(jīng)過(guò)示波器觀察測(cè)量正弦和脈沖周期以及脈寬，記錄數(shù)據(jù)制4.3表格，切換猝發(fā)方式后繼續(xù)用示波器進(jìn)行單猝發(fā)計(jì)數(shù)測(cè)試。4.3測(cè)試結(jié)果輸入周期輸入脈寬顯示脈寬脈寬誤差顯示周期周期誤差上升時(shí)間正弦周期幅度猝發(fā)
8、模式狀態(tài)下輸入數(shù)據(jù)N，示波器顯示輸出N個(gè)脈沖和正弦信號(hào)；波形圖見(jiàn)附錄64.4結(jié)果分析系統(tǒng)在輸出脈沖脈寬、周期和正弦波以及猝發(fā)脈沖等指標(biāo)達(dá)到題目的基本和發(fā)揮部分要求，各項(xiàng)指標(biāo)測(cè)量精度高，整體性能達(dá)到題目發(fā)揮部分要求。5總結(jié)本系統(tǒng)以fpga作為系統(tǒng)的核心控制器件，以系統(tǒng)試驗(yàn)箱為平臺(tái)，具有1us-10ms的方
