基于pc機(jī)的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

《基于pc機(jī)的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、目錄摘要：1Abstract：21緒論32高速數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)方案32.1系統(tǒng)總體原理圖32.2信號調(diào)理電路部分32.3緩沖放大電路42.4A/D轉(zhuǎn)換電路42.4.1高速A/D的發(fā)展現(xiàn)狀42.4.2A/D轉(zhuǎn)換的主要技術(shù)指標(biāo)42.4.3高速A/D轉(zhuǎn)換模塊52.5地址產(chǎn)生器及分段觸發(fā)功能52.6AT總線接口電路52.7時(shí)序與控制邏輯62.7.1觸發(fā)電路62.7.2相應(yīng)說明62.7.3地址發(fā)生電路62.7.4時(shí)序與控制邏輯連接電路圖72.8儲存電路的設(shè)計(jì)83系統(tǒng)軟件部分83.1A/D轉(zhuǎn)換電路部分83.1.1芯片相關(guān)引腳及功能83.1.2程序運(yùn)行原理93.2頻率和定時(shí)控制部分

2、94結(jié)論和不足94.1結(jié)論104.2系統(tǒng)特點(diǎn)和不足10致謝10參考文獻(xiàn)10附部分程序1213基于PC機(jī)的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)摘要：本文首先分析了數(shù)據(jù)采集系統(tǒng)的各個(gè)構(gòu)成模塊,然后根據(jù)高速數(shù)據(jù)采集的特點(diǎn),從器件的選擇、電路的設(shè)計(jì)、軟件的編制幾個(gè)方面討論了高速數(shù)據(jù)采集系統(tǒng)的關(guān)鍵所在。根據(jù)以上分析,結(jié)合實(shí)際應(yīng)用的要求，提出并實(shí)現(xiàn)了一套高速數(shù)據(jù)采集系統(tǒng)的方案。關(guān)鍵詞:數(shù)據(jù)采集A/D轉(zhuǎn)換轉(zhuǎn)換精度Thehigh-speeddatasamplingsystembasedonPCAbstract：Thispaperdiscussthehigh-speeddatasamplingsystem

3、atseveralaspects.Firstly,theanalysisofeverymodule'sstructureispresentedrespectively.Secondly,accordingtothesystem'scharacter,thevitalofhigh-speeddatasamplingsystemarediscussedinsomeaspectssuchastheselectionoftheparts,thedesignofcircuitsandprogrammingofrespondingsoftware.Thirdly,onthebaseo

4、ftheabove,apracticalprojectofhigh-speeddatasamplingsystemispresentedforapplicationKeywords:DataacquisititionA/DconvertorConversionAccuracy131緒論九十年代末隨著數(shù)字技術(shù)的快速發(fā)展，高速數(shù)據(jù)采集技術(shù)也得到迅速發(fā)展與廣泛的應(yīng)用。數(shù)據(jù)采集技術(shù)的發(fā)展向著更高的采集速率方向發(fā)展，采集方式由早期的掃描采集發(fā)展到并行工采集，并進(jìn)一步發(fā)展到交替式采集目前，國外已研制并生產(chǎn)的數(shù)據(jù)采集系統(tǒng)和模板有C.F.L公司所研制的系統(tǒng)，其輸入信號為伏級，分辨率為8b

5、its，采集速率為1GSPS;美國的ChaseScientifiCompany公司的數(shù)據(jù)采集模板，DP15010－8型的分辨率為8bits，采集速率為500MSPS，ADP1100－10型分辨率為10bits，采集速度為400MSPS，ADP1200-12型分辨率為12bits,采集速率為200MSPS，輸入信號為伏級;加拿大的GageAppliedScience公司研制的數(shù)據(jù)采集系統(tǒng)的輸入信號范圍為500mV--10V，分辨率為16bits,采集速率為2.5MSPS。2高速數(shù)據(jù)采集系統(tǒng)硬件設(shè)計(jì)方案2.1系統(tǒng)總體原理圖　　本系統(tǒng)主要由以下模塊組成：信號調(diào)理電路、ADC、存

6、儲器、時(shí)序與控制邏輯、80C51。連接原理圖如圖1。輸入模擬信號信號調(diào)理電路ADC存儲器80C51時(shí)序與控制邏輯圖1系統(tǒng)總體原理圖2.2信號調(diào)理電路部分　　晶振的頻率決定AD的工作頻率，由于一些芯片剛好工作在臨界頻率范圍內(nèi)，為了調(diào)試方便，增加分頻電路。其電路簡單地用74F161和跳線來設(shè)置。這種情況下，晶振可以采用60MHz，應(yīng)用中根據(jù)實(shí)際情況來調(diào)整跳線即可。74F161的工作狀態(tài)與連線:PO---P3接地，上電復(fù)位時(shí)清零，CLK+為晶振整形后的輸出，供地址發(fā)生器作計(jì)數(shù)脈沖。CT接CE(由計(jì)算機(jī)控制，采樣使能)，CP接OVERL信號，OVERL信號由地址發(fā)生器硬件給出，即

7、當(dāng)正計(jì)數(shù)到RAM滿時(shí)溢出)，使時(shí)鐘停止往前計(jì)數(shù);Qa.Qb.Qc.Qd輸出分別是二分頻、四分頻、八分頻、十六分頻;通過跳線，可以設(shè)定采樣脈鐘的頻率?；蛟贏D芯片系列更改后，調(diào)整采樣頻率?！　　　　　　　　D2晶振電路和分頻電路圖132.3緩沖放大電路為了使雙通道模擬輸入信號經(jīng)緩沖放大進(jìn)入A/D變換以前的所有調(diào)整能夠保持嚴(yán)格一致,需要對放大器的增益、放大器的零點(diǎn)偏置進(jìn)行獨(dú)立調(diào)節(jié)。本系統(tǒng)放大器選用AD公司AD9617放大器,AD9617是電流負(fù)反饋放大器,其帶寬很高,且與放大倍數(shù)無關(guān),調(diào)節(jié)放大器的反饋電阻可精細(xì)調(diào)節(jié)放大器的增益,同