資源描述：
《基于fpga+dsp技術(shù)實時采集視頻系統(tǒng)研究》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、基于FPGA+DSP技術(shù)實時采集視頻系統(tǒng)研究摘要：本文通過對基于FPGA+DSP技術(shù)實時采集視頻系統(tǒng)的硬件、工作原理進行介紹，在此基礎(chǔ)上對各個系統(tǒng)設(shè)計關(guān)鍵技術(shù)環(huán)節(jié)進行剖析，了解該系統(tǒng)具備通用性、集成度高、實時性這三個優(yōu)勢。關(guān)鍵詞：實施采集視頻系統(tǒng)；工作原理；硬件中圖分類號：TN792；TP274.2文獻標(biāo)識碼：A文章編號：1674-7712（2014）12-0000-01由于在迅猛發(fā)展的科技背景下，更為廣泛的在工農(nóng)業(yè)生產(chǎn)、軍事、醫(yī)療衛(wèi)生、科研等領(lǐng)域應(yīng)用數(shù)字化處理圖像。視頻信號擁有特別大的數(shù)據(jù)量，相對具備比較復(fù)雜的信號，這就使得應(yīng)該具
2、備實時采集視頻處理信號系統(tǒng)，該系統(tǒng)所具備的特點是實時處理與大容量存儲。以往實現(xiàn)傳統(tǒng)數(shù)字圖像處理系統(tǒng)相當(dāng)一部分是借助于專用DSP、單片機或者是計算機加軟件等。通過對這些采用的傳統(tǒng)方法進行分析，或者是擁有比較慢處理速度，這就對當(dāng)今現(xiàn)代處理圖像系統(tǒng)的實時性要求無從談及；或者是受到過強專業(yè)性的影響，這就限制系統(tǒng)應(yīng)用。正是出于以上所做分析，那么在本文中開創(chuàng)性提到基于FPGA+DSP技術(shù)實時采集視頻系統(tǒng)。一、系統(tǒng)結(jié)構(gòu)與原理5無論哪個處理視頻圖像系統(tǒng)要想完整，這不但應(yīng)該實時顯示圖像，存在采集圖像信號功能，還應(yīng)該根據(jù)相應(yīng)要求對分析與處理圖像信號算法
3、完成。往往這些算法具備特別大的運算量，這還應(yīng)該對實時顯示要求滿足，針對這樣的情況，系統(tǒng)數(shù)據(jù)處理核心的單元選取高速DSP芯片，這具備比較快的運算速度，擁有一定優(yōu)勢在復(fù)雜乘加運算處理，可是這對于外圍設(shè)備復(fù)雜硬件邏輯控制特別難完成。僅僅借助于DSP或者是單片機對高速數(shù)據(jù)采集系統(tǒng)要求的同步性與實時性特別難滿足。除此之外，系統(tǒng)在通用性滿足的過程當(dāng)中，還應(yīng)該按照應(yīng)用的不同與新處理方法的不斷出現(xiàn)，這就應(yīng)該為系統(tǒng)擴展與改進功能提供便利。按照這樣的思路，整個系統(tǒng)處理與采集圖像則選取的結(jié)構(gòu)為FPGA+DSP的形式。DSP芯片就是處理信號是通過對通用的或
4、者是專門數(shù)字信號處理的應(yīng)用這樣的數(shù)字計算方法，其優(yōu)點是高可靠性、強抗干擾性、靈活、小體積、精確、快速處理等，這就能夠?qū)崟r、精確、快速控制與處理信號要求有效滿足。底層預(yù)處理信號算法在處理圖像系統(tǒng)當(dāng)中存在特別大的處理數(shù)據(jù)量，還具備比較高要求處理速度，可是擁有相對比較賤的算法結(jié)構(gòu)，適用的范圍則是FPDA實施硬件實現(xiàn)，這就可以對靈活性與速度兩者共同兼顧。而分析高層處理算法就可以了解到，其處理數(shù)據(jù)量比較低層算法少，可是其算法存在特別復(fù)雜的控制結(jié)構(gòu)其實現(xiàn)的使用范圍則是DSP這樣的超強通信機制、靈活尋址方式、快運算速度的芯片。5二、系統(tǒng)硬件環(huán)境
5、設(shè)計一是設(shè)計采集圖像單元。在本系統(tǒng)當(dāng)中通過先進CCD成像技術(shù)這樣的采集圖像系統(tǒng)，CCD能夠把光信號向電信號進行轉(zhuǎn)換，把模擬電信號實施A/D、濾波、放大前端解碼芯片轉(zhuǎn)變?yōu)閿?shù)字格式圖像信號。首先是針對器件地址與從地址的寫操作，在此基礎(chǔ)上將一個4BH進行發(fā)送，隨后就能夠?qū)嵤┙邮軘?shù)據(jù)操作，當(dāng)結(jié)束傳輸數(shù)據(jù)的時候就會對終止信號發(fā)送。二是設(shè)計處理圖像單元。根據(jù)對系統(tǒng)進行分析，F(xiàn)PGA、外圍存儲設(shè)備、DSP這是處理圖像單元的核心部分。DSP核心處理模塊按照處理數(shù)據(jù)精度與實時性要求，這就必須選取DSP處理器則是TI公司的TMS320DM642浮點這種
6、，其擁有改進的哈佛總線結(jié)構(gòu)，其內(nèi)部的高性能存儲器擁有2.25M的容量，還具備一個64位總線擴展接口與一個外部存儲器擴展接口實施存儲器的異步與同步擴展。通過對先進的VLIW結(jié)構(gòu)內(nèi)核的使用，能夠做到單周期發(fā)生多條指令，以便做到很高的指令級并行效率實現(xiàn)。設(shè)計TM5S320DM642選取的頻率則是600MHz，將50MHz的外部時鐘提供給外部。為確?？梢宰龅秸麄€系統(tǒng)正常工作，那么采取的做法就是配置為乘以12的內(nèi)部鎖相環(huán)模式，以便對600NHz的時鐘在內(nèi)部獲得，該部分屬于整個系統(tǒng)的核心環(huán)節(jié)。該環(huán)節(jié)能夠?qū)嵤┓治?、分割以及濾波實時處理采集到的圖像
7、信號。系統(tǒng)通信則是借助于芯片上的HPI接口和主機實施，將主機控制命令予以接受，還做到將采樣數(shù)據(jù)向主機傳輸。而在FPGA邏輯控制模塊的設(shè)計過程當(dāng)中，出于對部分復(fù)雜結(jié)構(gòu)算法處理擁有特備強大的DSP功能，可是擁有相對比較弱的控制功能的影響，那么在采集高速數(shù)據(jù)的過程當(dāng)中，F(xiàn)PGA時鐘擁有比較高的頻率，與此同時，內(nèi)部時延小，那么在邏輯控制整個系統(tǒng)、預(yù)處理信號、A/D采樣控制就能夠使用FPGA。選取的方案就是FPGA的XC25300E。那么在設(shè)計DSP和FPGA的接口的過程當(dāng)中，由于受到不管是DSP還是FPGA所具備的處理數(shù)據(jù)速度都顯得特備高，
8、怎么協(xié)調(diào)這兩個器件的處理速度，往往就會對整體系統(tǒng)運行速度造成直接影響，而更為形象的提到這一問題就是FPGA究竟怎樣接口DSP問題。處理這一問題的關(guān)鍵就是配置FPGA的片內(nèi)RAM與選擇TMS320DM642接口方式。HPI與EMIF這是
