流片前的checklist

流片前的checklist

ID:10814591

大?。?0.50 KB

頁數(shù):5頁

時間:2018-07-08

流片前的checklist_第1頁
流片前的checklist_第2頁
流片前的checklist_第3頁
流片前的checklist_第4頁
流片前的checklist_第5頁
資源描述:

《流片前的checklist》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、流片前的CheckListu驅(qū)動/負(fù)載檢查1.要對金屬線、via,contact的電流負(fù)載能力進行檢查;2.檢查輸出管腳的驅(qū)動能力是否足夠??稍诜抡鏁r在輸出端追加5p電容為負(fù)載(作為PAD的等效電容),觀察驅(qū)動能力是否足夠;3.信號線接到數(shù)字PAD之前至少要添加一個W/L為20的buffer以提高驅(qū)動能力。4.在面積允許的情況下,via和contact打越多越好,尤其是input/output部分;(對Foundry已提供現(xiàn)成IO庫的情況可免做驅(qū)動能力相關(guān)考慮)uIO檢查1.對IO分類,不同供電電位的IO分開接不同電位的IOpowerr

2、ing.混合信號電路尤其要注意這點;2.檢查IO上的IOpowerring是否正確接到電源和地上;3.檢查各PAD上的pin是否和core里的pin正確連接;4.IO的布局要注意不要將輸入弱信號和強信號的IO放置在一起,這樣弱信號會受到強信號的干擾。5.根據(jù)PAD連接到core的金屬層次確保連接PAD與core。6.IOPAD間距除要滿足設(shè)計規(guī)則外,還必須滿足封裝廠的要求,比如最小壓焊尺寸(60um*60um),最小中心間距(100um-12080um)等。57.IO直接相連的輸出管要保證Drain到Poly足夠的距離,大于等于1.5u

3、m為宜,或者加上SAB層,以保證足夠的ESD可靠性。8.數(shù)字要通過帶IO的后仿真,防止發(fā)生IO上使能端的連接錯誤。9.從自動布局布線軟件(如Astro)導(dǎo)出GDS文件,再導(dǎo)入Virtuso做DRC前,要將版圖中得IO替換為Foundry(如smic)提供的完整的IOgds文件導(dǎo)出來的IO庫單元中的IO(包括PADFILLER),防止出現(xiàn)額外的邏輯操作層,如HTNWL。u走線檢查1.金屬連線不宜過長,如果不得已需要長連線可以在中間添加buffer提高驅(qū)動能力;2.?dāng)?shù)字電路的走線不要經(jīng)過模擬電路的器件,否則容易引入強干擾,影響模擬電路正常工

4、作。反之模擬電路走線也不要經(jīng)過數(shù)字電路。3.?dāng)?shù)?;旌闲盘栯娐分心M電路外邊最好加入隔離環(huán),必要時需要用單獨的管腳為隔離環(huán)接地或接電源電壓。4.管子的溝道上盡量不要走金屬連線。5.長連線的線寬不宜太窄;6.繪制版圖時連線接頭處一定要畫到重疊,以避免肉眼難識的開路發(fā)生;7.版圖中每個模塊中MOS管的柵的走向盡量一致,不應(yīng)有橫有豎。8.對高壓電路而言,為避免尖端放電,拐角處用135度角,不要走90度角;59.芯片內(nèi)部的電源線/地線和ESD上的電源線/地線分開接;數(shù)模信號的電源線/地線分開。10.重要的高頻信號線,必須要考慮隔離。一般用同層次的

5、金屬地線,在兩側(cè)進行隔離。高頻的時鐘線,也要用地線進行隔離,防止其干擾到其它信號。時鐘線最好與電源、地線平行走線,盡量減少交叉,防止通過交叉形成的寄生電容耦合到電源、地上。高頻線路的性能實現(xiàn),很大程度上取決于版圖的設(shè)計。u布局檢查1.版圖布局前考慮好引出pin的方向和位置。2.將不同電位(襯底接不同電壓)的n阱分開,混合信號電路尤其注意這點。3.針對MPW流片,設(shè)定芯片面積時應(yīng)將總面積控制在略小于規(guī)定尺寸;4.ESD電路防護器件的source放兩邊,drain放中間;5.添加dummy電阻以提高電阻的匹配度,dummy電阻的兩端要接地;

6、6.對于差分對等匹配性要求較高的電路需要注意版圖的對稱性,利用叉指、dummy等結(jié)構(gòu)提高版圖對稱性。7.在有數(shù)字標(biāo)準(zhǔn)單元的芯片中,應(yīng)在最后添加FEEDTHRU,然后導(dǎo)出gds文件;8.對于多目標(biāo)流片,die的排列上要保證劃片槽間距大于5100um。并要求橫豎兩個方向上劃片能一刀到底(即不要交錯排布芯片)。5u設(shè)計規(guī)則檢查1.完成DRC、LVS檢查;2.電容上下極板的電場注意要均勻分布,電容的長寬不宜相差過大。3.版圖中的空位盡量添加接地孔,避免閂鎖效應(yīng)。4.對于連接到器件柵上的面積很大的金屬要注意天線效應(yīng),必要時進行跳線,最終流片前需要

7、檢查天線效應(yīng)。5.?dāng)?shù)字電路的功能仿真,布局布線后仿真,時序仿真都要通過;6.?dāng)?shù)模整合后,要將導(dǎo)出的gds文件再導(dǎo)入Virtuso,檢查各個版圖層次防止層次丟失,并做DRC、LVS檢查;7.版圖提交前,要到Foundry(如smic)網(wǎng)站查看有沒有最新的DRC,LVS檢查文件,如果有,應(yīng)立即采用新的DRC,LVS檢查文件重新做一遍DRC,LVS(65nm后要做DFM檢查)。8.數(shù)字標(biāo)準(zhǔn)單元或者其他第三方IP如果出現(xiàn)DRC違反,應(yīng)及時與IP提供方聯(lián)系溝通,確保IP庫功能正確,并能通過最新的DRC檢查文件。u每塊芯片均要做LOGO。LOGO組

8、成:設(shè)計者姓名首字母_芯片名稱_流片日期。如MSY_ADC_080618u數(shù)據(jù)備份55

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負(fù)責(zé)整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。