專用集成電路設(shè)計

《專用集成電路設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、專用集成電路課程設(shè)計簡易電子琴通信工程學(xué)院011051班侯珂01105023目錄1引言11.1設(shè)計的目的11.2設(shè)計的基本內(nèi)容12EDA、VHDL簡介12.1EDA技術(shù)12.2硬件描述語言——VHDL22.2.1VHDL的簡介22.2.2VHDL語言的特點22.2.3VHDL的設(shè)計流程33簡易電子琴設(shè)計過程33.1簡易電子琴的工作原理33.2簡易電子琴的工作流程圖53.3簡易電子琴中各模塊的設(shè)計63.3.1樂曲自動演奏模塊63.3.2音調(diào)發(fā)生模塊73.3.3數(shù)控分頻模塊83.3.4頂層設(shè)計94系統(tǒng)仿真105結(jié)束語12收獲和體會13參考文獻(xiàn)14附錄151引言我們生活在一個信

2、息時代，各種電子產(chǎn)品層出不窮，作為一個計算機專業(yè)的學(xué)生，了解這些電子產(chǎn)品的基本組成和設(shè)計原理是十分必要的，我們學(xué)習(xí)的是計算機組成的理論知識，而課程設(shè)計正是對我們學(xué)習(xí)的理論的實踐與鞏固。本設(shè)計主要介紹的是一個用超高速硬件描述語言VHDL設(shè)計的一個具有若干功能的簡易電子琴，其理論基礎(chǔ)來源于計算機組成原理的時鐘分頻器。摘要本系統(tǒng)是采用EDA技術(shù)設(shè)計的一個簡易的八音符電子琴，該系統(tǒng)基于計算機中時鐘分頻器的原理，采用自頂向下的設(shè)計方法來實現(xiàn)，它可以通過按鍵輸入來控制音響。系統(tǒng)由樂曲自動演奏模塊、音調(diào)發(fā)生模塊和數(shù)控分頻模塊三個部分組成。系統(tǒng)實現(xiàn)是用硬件描述語言VHDL按模塊化方式進(jìn)行

3、設(shè)計，然后進(jìn)行編程、時序仿真、整合。本系統(tǒng)功能比較齊全，有一定的使用價值。關(guān)鍵字電子琴、EDA、VHDL、音調(diào)發(fā)生1.1設(shè)計的目的本次設(shè)計的目的就是在掌握計算機組成原理理論的基礎(chǔ)上，了解EDA技術(shù)，掌握VHDL硬件描述語言的設(shè)計方法和思想，通過學(xué)習(xí)的VHDL語言結(jié)合電子電路的設(shè)計知識理論聯(lián)系實際，掌握所學(xué)的課程知識，例如本課程設(shè)計就是基于所學(xué)的計算機原理中的時鐘分頻器和定時器的基礎(chǔ)之上的，通過本課程設(shè)計，達(dá)到鞏固和綜合運用計算機原理中的知識，理論聯(lián)系實際，鞏固所學(xué)理論知識，并且提高自己通過所學(xué)理論分析、解決計算機實際問題的能力。1.2設(shè)計的基本內(nèi)容基于MAX+PLUS平臺

4、，運用VHDL語言對簡易電子琴的各個模塊進(jìn)行設(shè)計，并使用EDA工具對各模塊進(jìn)行仿真驗證。本設(shè)計包含如下三個模塊：樂曲自動演奏模塊，音調(diào)發(fā)生模塊，數(shù)控分頻模塊，最后把各個模塊整合后，通過電路的輸入輸出對應(yīng)關(guān)系連接起來。192EDA、VHDL簡介2.1EDA技術(shù)EDA技術(shù)是在電子CAD技術(shù)基礎(chǔ)上發(fā)展起來的計算機軟件系統(tǒng)，有狹義與廣義之分，本設(shè)計討論的是狹義的EDA技術(shù)。它是指以大規(guī)模可編程邏輯器件為設(shè)計載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計算機、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具，通過有關(guān)的開發(fā)軟件，自動完成軟件方式設(shè)計的電子系統(tǒng)到硬件系統(tǒng)

5、的邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直到對于特定目標(biāo)芯片的適配編譯、邏輯映射、邏輯下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。利用EDA工具，電子設(shè)計師可以從概念、算法、協(xié)議等開始設(shè)計電子系統(tǒng)，大量工作可以通過計算機完成，并可以將電子產(chǎn)品從電路設(shè)計、性能分析到設(shè)計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成?，F(xiàn)在對EDA的概念或范疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域，都有EDA的應(yīng)用。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門廣泛使用。例如在飛機制造過程

6、中，從設(shè)計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術(shù)。本文所指的EDA技術(shù)，主要針對電子電路設(shè)計、PCB設(shè)計和IC設(shè)計。2.2硬件描述語言——VHDL2.2.1VHDL的簡介VHDL是一種用來描述數(shù)字邏輯系統(tǒng)的“編程語言”它的全名是Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage，誕生于1982年。1987年底，VHDL被IEEE（TheInstituteofElectricalandElectronicsEngineers）和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言。19它源于美國政府于1980

7、年開始啟動的超高速集成電路計劃,VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多具有硬件特征的語句外，VHDL的語言形式和描述風(fēng)格與句法是十分類似于一般的計算機高級語言。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件、一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,即端口）和內(nèi)部（或稱不可視部分，既設(shè)計實體的內(nèi)部功能和算法完成部分）兩部分。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。