eda實(shí)驗(yàn)一基于quartusii圖形輸入電路的設(shè)計(jì)

《eda實(shí)驗(yàn)一基于quartusii圖形輸入電路的設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、實(shí)驗(yàn)一基于QUARTUSII圖形輸入電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、通過一個(gè)簡(jiǎn)單的3—8譯碼器的設(shè)計(jì),掌握組合邏輯電路的設(shè)計(jì)方法。2、初步了解QUARTUSII原理圖輸入設(shè)計(jì)的全過程。3、掌握組合邏輯電路的靜態(tài)測(cè)試方法。二、實(shí)驗(yàn)原理3-8譯碼器三輸入，八輸出。當(dāng)輸入信號(hào)按二進(jìn)制方式的表示值為N時(shí)，輸出端標(biāo)號(hào)為N的輸出端輸出高電平表示有信號(hào)產(chǎn)生，而其它則為低電平表示無信號(hào)產(chǎn)生。因?yàn)槿齻€(gè)輸入端能產(chǎn)生的組合狀態(tài)有八種，所以輸出端在每種組合中僅有一位為高電平的情況下，能表示所有的輸入組合。其真值表如表1-1所示輸入輸出ABCD7D6D5D4D3D2D1D000000000001

2、10000000010010000001001100000100000100010000101001000000110100000011110000000表1-1三-八譯碼器真值表譯碼器不需要像編碼器那樣用一個(gè)輸出端指示輸出是否有效。但可以在輸入中加入一個(gè)輸出使能端，用來指示是否將當(dāng)前的輸入進(jìn)行有效的譯碼，當(dāng)使能端指示輸入信號(hào)無效或不用對(duì)當(dāng)前信號(hào)進(jìn)行譯碼時(shí)，輸出端全為高電平，表示無任何信號(hào)。本例設(shè)計(jì)中沒有考慮使能輸入端，自己設(shè)計(jì)時(shí)可以考慮加入使能輸入端時(shí)，程序如何設(shè)計(jì)。三、實(shí)驗(yàn)內(nèi)容在本實(shí)驗(yàn)中，用三個(gè)撥動(dòng)開關(guān)來表示三八譯碼器的三個(gè)輸入（A、B、C）；用八個(gè)LED來表

3、示三八譯碼器的八個(gè)輸出（D0-D7）。通過輸入不同的值來觀察輸入的結(jié)果與三八譯碼器的真值表（表1-1）是否一致。實(shí)驗(yàn)箱中的撥動(dòng)開關(guān)與FPGA的接口電路如下圖1-1所示，當(dāng)開關(guān)閉合（撥動(dòng)開關(guān)的檔位在下方）時(shí)其輸出為低電平，反之輸出高電平。其電路與FPGA的管腳連接如表1-2所示撥動(dòng)開關(guān)的輸出圖1-1撥動(dòng)開關(guān)與FPGA接口電路信號(hào)名稱對(duì)應(yīng)FPGA（EP2CF35）管腳名信號(hào)說明K1E15從K1輸出到FPGA的E15K2B14從K2輸出到FPGA的B14K3F9從K3輸出到FPGA的F9K4B15從K4輸出到FPGA的B15K5A15從K5輸出到FPGA的A15K6F1

4、1從K6輸出到FPGA的F11K7A16從K7輸出到FPGA的A16K8F13從K8輸出到FPGA的F13K9F14從K8輸出到FPGA的F14表1-2撥動(dòng)開關(guān)與FPGA管腳連接表LED燈與FPGA的接口電路如圖1-2所示，當(dāng)FPGA與其對(duì)應(yīng)的端口為高電平時(shí)LED就會(huì)發(fā)光，反之LED燈滅。其與FPGA對(duì)應(yīng)的管腳連接如表1-3所示。圖1-2LED燈與FPGA接口電路信號(hào)名稱對(duì)應(yīng)FPGA（EP1C12）管腳名說明D1E9從FPGA的E9輸出至D1D2A11從FPGA的A11輸出至D2D3E11從FPGA的E11輸出至D3D4B13從FPGA的B13輸出至D4D5E14

5、從FPGA的E14輸出至D5D6A13從FPGA的A13輸出至D6D7L7從FPGA的L7輸出至D7D8B19從FPGA的B19輸出至D8D9M8從FPGA的M8輸出至D9D10A19從FPGA的A19輸出至D10D11M7從FPGA的M7輸出至D11D12B20從FPGA的B20輸出至D12表1-3LED燈與FPGA管腳連接表一、實(shí)驗(yàn)步驟下面將通過這個(gè)實(shí)驗(yàn)，向讀者介紹QUARTUSII的項(xiàng)目文件的生成、編譯、管腳分配以及時(shí)序仿真等的操作過程。1、建立工程文件1)選擇開始>程序>Altera>QuartusII9.0，運(yùn)行QUARTUSII軟件。或者雙擊桌面上的Q

6、UARTUSII的圖標(biāo)運(yùn)行QUARTUSII軟件，出現(xiàn)如圖1-3所示，如果是第一次打開QUARTUSII軟件可能會(huì)有其它的提示信息，使用者可以根據(jù)自己的實(shí)際情況進(jìn)行設(shè)定后進(jìn)入圖1-3所示界面。圖1-3QUARTUSII軟件運(yùn)行界面2)選擇軟件中的菜單File>NewProjectWizard，新建一個(gè)工程。如圖1-4所示。3）點(diǎn)擊圖1-4中的NEXT進(jìn)入工作目錄，工程名的設(shè)定對(duì)話框如圖1-5所示。第一個(gè)輸入框?yàn)楣こ棠夸涊斎肟颍脩艨梢暂斎肴鏴:/eda等工作路徑來設(shè)定工程的目錄，設(shè)定好后，所有的生成文件將放入這個(gè)工作目錄。第二個(gè)輸入框?yàn)楣こ堂Q輸入框，第三個(gè)輸入框

7、為頂層實(shí)體名稱輸入框。用戶可以設(shè)定如EXP1，一般情況下工程名稱與實(shí)體名稱相同。使用者也可以根據(jù)自已的實(shí)際情況來設(shè)定。圖1-4新建工程對(duì)話框圖1-5指定工程名稱及工作目錄4）點(diǎn)擊NEXT，進(jìn)入下一個(gè)設(shè)定對(duì)話框，按默認(rèn)選項(xiàng)直接點(diǎn)擊NEXT進(jìn)行器件選擇對(duì)話框。如圖1-6所示。這里我們以選用Cyclone系列芯片EP2C12F324C8為例進(jìn)行介紹。用戶可以根據(jù)使用的不同芯片來進(jìn)行設(shè)定。圖1-6器件選擇界面首先在對(duì)話框的左上方的Family下拉菜單中選取Cyclone，在中間右邊的Speedgrade下拉菜單中選取8，在左下方的Availabledevices框中選取E

8、P1C12