資源描述：
《2012集成設(shè)計方法學(xué)-張其笑》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、蘇州大學(xué)研究生考試答卷封面考試科目：系統(tǒng)集成設(shè)計方法學(xué)得分：________________院別：電子信息學(xué)院專業(yè)：集成電路工程學(xué)生姓名：張其笑學(xué)號：20114528034授課教師：李文石考試日期：2013年1月15日本次課程，主要以老師講述的形式進行。李老師主要就設(shè)計方法學(xué)、最優(yōu)化戰(zhàn)術(shù)、可靠性分析、折中設(shè)計等等方面給我們做了詳細的講述，深入淺出，讓我們受益匪淺。學(xué)生通過自己的聽講，并且由各自的興趣專長以及研究方向，和李老師一起用一種全新的思路來看待自己所學(xué)習(xí)設(shè)計研究的知識，讓我們師生都獲得了很大的進步。通過這種形式，學(xué)生對
2、自己關(guān)注內(nèi)容更加深刻，還可以吸收其他學(xué)生的研究理論。能夠互相學(xué)習(xí)，互相幫助，并對方法學(xué)有更深刻地理解。下面就我的研究內(nèi)容，結(jié)合李老師所講授的知識，來談?wù)勗O(shè)計方法學(xué)的應(yīng)用。項目目標：設(shè)計一個基于標準CMOS工藝的嵌入式OTPIP。所用工藝是180nm，所用器件模型采用5V的模型，電壓電壓要求可以在一定的范圍內(nèi)浮動（2~5V）。存儲單元選擇：對于一個存儲器IP設(shè)計來說，我們首要需要考慮的是存儲單元。因為要求兼容標準CMOS工藝，所以我們的選擇范圍被大大縮小，因為大部分的非易失性存儲器都是采用類似EEPROM和Flash的浮柵技術(shù)
3、，他們的存儲單元相對于標準的CMOS管多了一層多晶和氧化層，這樣在工藝上就需要更多的掩膜層。兼容標準CMOS的邏輯工藝主要有：1.kilopass公司的XPM2001年Kilopass公司公布了其發(fā)明XPM（SuperPermanentMemory，超級永久性存儲器），這種存儲器利用氧化層擊穿機理之后形成低阻的原理來制作。這種存儲單元結(jié)構(gòu)如圖2-1所示，因為XPM是基于柵氧化層擊穿機理來實現(xiàn)，所以這種存儲器的最大特點就是數(shù)據(jù)寫入之后就不可更改。這種機理使這種存儲器具有非常高的可靠性和數(shù)據(jù)保存時間，而且這種結(jié)構(gòu)相對EEPROM
4、容易受外界環(huán)境比如微波和紫外光等因素的干擾而使數(shù)據(jù)丟失的特點，XPM這種基于柵氧化層擊穿的存儲機理特別適用于信息安全領(lǐng)域，如RFID（射頻識別），密鑰保存等領(lǐng)域。由于這種結(jié)構(gòu)僅僅需要使用標準CMOS工藝而不需要任何的特殊工藝，所以這種結(jié)構(gòu)的擴展性非常好，很容易與芯片的其他系統(tǒng)進行集成。這些特點使XPM相對EEPROM存儲器的成本低得多。XPM經(jīng)常用作代碼存儲器。2.ememory公司的單層多晶EEPROM該結(jié)構(gòu)采用兩個PMOS串聯(lián)，其中一個為控制管，一個為讀取管，讀取管的柵極浮空，是通過對浮柵電荷的注入，到達改變讀取管的閾值
5、電壓進而改變其開啟關(guān)斷狀態(tài)的目的。該架構(gòu)采用的結(jié)構(gòu)簡單，輸出穩(wěn)定，要求的工作條件也易實現(xiàn)。3.2T和3T的基于反熔絲的EEPROM基于antifuse的logicNVM設(shè)計多采用氧化層、ONO（氧化層-硅化物-氧化物）、MOM（金屬-氧化物-金屬）以及H-K材料來實現(xiàn)反熔絲。Antifuse編程和efuse正好相反，反熔絲在編程前有非常高的電阻，約在幾百兆歐，編程時被高電壓擊穿，電阻減小到千歐級別甚至更低，以此來實現(xiàn)存儲目的。而ONO和MOM結(jié)構(gòu)都需要額外的掩膜工藝，不適合用標準CMOS邏輯工藝實現(xiàn)，High-K新材料的應(yīng)用
6、也還有很多的挑戰(zhàn)，目前反熔絲的NVM設(shè)計還是集中在利用MOS晶體管擊穿，特別是薄柵氧化層擊穿方面。目前比較成熟的設(shè)計有兩種，一種是三管存儲單元，一種是兩管存儲單元，他們都用一個MOS作為反熔絲。4.synopsys的NOVeA架構(gòu)該架構(gòu)主要就是在中間的浮柵上連接兩個電容，利用電容的存儲特性來實現(xiàn)對浮柵的電荷注入和釋放，實現(xiàn)存儲。此外，我們還考慮了注入AEONNVM等架構(gòu)，最終鑒于技術(shù)的成熟性和可靠性，以及設(shè)計的簡單原則，我們采用了可靠性很高的ememory架構(gòu)作為本次設(shè)計的存儲單元。條件選擇：對于ememory的架構(gòu)，通常的
7、設(shè)計中采用一個高壓產(chǎn)生電路來產(chǎn)生編程高壓，平時的電源電壓用作讀取電壓。但是我們的device模型是5V的模型，而且電源電壓浮動在2V到5V之間，這樣的電源電壓已經(jīng)不能用作穩(wěn)定的讀取或者編程作用。這樣我們就必須確定新的工作條件。開始時我們預(yù)想把2V到5V的電壓分成兩個部分，低于3.3v的VCC基本上不能使得器件進行編程操作，這樣我們只需要把3.3V以上的電壓通過一系列的電路拉低到3.3V以下，編程的高壓就從3.3V之下的電壓電壓來通過BOOST電路產(chǎn)生一個低電壓。但是實際的設(shè)計流程中，我們發(fā)現(xiàn)僅僅是2V到3.3V的電壓浮動，還
8、是會帶來諸多的問題，特別是串?dāng)_disturb和寄生參數(shù)loading，這些的變動無疑給設(shè)計帶來了很多的難題。所以我們通過實驗分析，決定盡量對整體的電壓進行減低，減低到2V左右最佳。我們采用5Vdevice的最小尺寸，在各個端口加載電壓，分析其編程情況。設(shè)計中的限制條件是最差的編程情況，編程
