集成電路的eda技術(shù)

《集成電路的eda技術(shù)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、集成電路的EDA技術(shù)。傳統(tǒng)的集成電路設(shè)計(jì)方法是指20世紀(jì)50-60年代的手工設(shè)計(jì)時(shí)代。傳統(tǒng)的集成電路設(shè)計(jì)方法的基本步驟是1.根據(jù)設(shè)計(jì)要求劃分功能模塊；2.確定輸入和輸出的關(guān)系，畫出真值表，寫出邏輯表達(dá)式；4.利用公式或卡諾圖進(jìn)行人工化簡；5.根據(jù)化簡后的邏輯表達(dá)式畫出電路原理圖；6.在面包板上進(jìn)行實(shí)驗(yàn)，驗(yàn)證電路的正確性；7.若無錯(cuò)誤，再在透明薄膜上用貼圖符號貼PCB圖；8.檢查后送制板廠制板；9.對PCB板進(jìn)行安裝、調(diào)試，若有大的錯(cuò)誤，修改設(shè)計(jì)，重復(fù)以上過程，重新制板。傳統(tǒng)集成電路設(shè)計(jì)方法的特點(diǎn)是

2、采用自下而上（BottomUp）的設(shè)計(jì)方法，采用通用型邏輯器件搭積木式的方式，在系統(tǒng)硬件設(shè)計(jì)的后期進(jìn)行仿真和調(diào)試，主要設(shè)計(jì)文件是電路原理圖。計(jì)算機(jī)出現(xiàn)后，人們可以借助計(jì)算機(jī)進(jìn)行集成電路的輔助設(shè)計(jì)，這樣就進(jìn)入了20世紀(jì)70-80年代的CAD（計(jì)算機(jī)輔助）時(shí)代，利用計(jì)算機(jī)及其圖形設(shè)備幫助集成電路設(shè)計(jì)人員進(jìn)行設(shè)計(jì)工作，大大減少了手工設(shè)計(jì)時(shí)代的工作量，提高了集成電路的設(shè)計(jì)效率。到了80年代后期，CAD技術(shù)日漸成熟，集成電路的設(shè)計(jì)真正跨越到了EDA（電子設(shè)計(jì)自動化）的現(xiàn)代設(shè)計(jì)方法時(shí)代。20世紀(jì)90年代，國際

3、上電子和計(jì)算機(jī)技術(shù)較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來了極大的靈活性。這些器件可以通過軟件編程而對其硬件結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺

4、上，用硬件描述語言VHDL完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性，減輕了設(shè)計(jì)者的勞動強(qiáng)度。EDA技術(shù)為電子系統(tǒng)設(shè)計(jì)帶來了很大的變化：設(shè)計(jì)效率提高，設(shè)計(jì)周期縮短；設(shè)計(jì)質(zhì)量提高；設(shè)計(jì)成本降低；能更充分地發(fā)揮設(shè)計(jì)人員的創(chuàng)造性；設(shè)計(jì)成果的重用性大大提高，省去了不必要的重復(fù)勞動?，F(xiàn)代的數(shù)字系統(tǒng)設(shè)計(jì)采用PLD，利用EDA開發(fā)工具，通過芯片設(shè)計(jì)來實(shí)現(xiàn)系

5、統(tǒng)功能。普遍使用自頂向下(Top—Down)的設(shè)計(jì)方法，這里的“頂”就是指系統(tǒng)的功能；“向下”就是指將系統(tǒng)由大到小、由粗到精進(jìn)行分解，直至可用基本模塊實(shí)現(xiàn)。從傳統(tǒng)設(shè)計(jì)方法到現(xiàn)代設(shè)計(jì)方法，集成電路設(shè)計(jì)技術(shù)有了長足的進(jìn)步。傳統(tǒng)的集成電路設(shè)計(jì)方法，從根據(jù)設(shè)計(jì)目標(biāo)得到真值表，到最后完成系統(tǒng)后的測試與調(diào)試，所有的工作均需人工完成?？梢韵胂?，隨著數(shù)字集成電路的發(fā)展，從小規(guī)模集成電路（SSI）的小于10個(gè)邏輯門，到中規(guī)模集成電路（MSI）的幾百個(gè)邏輯門，再到大規(guī)模集成電路的（LSI）幾萬門，最后甚至到超大規(guī)模集

6、成電路（VLSI），甚大規(guī)模集成電路（ULSI）的幾十萬、幾百萬門電路，集成電路迅速的大規(guī)?；沟脗鹘y(tǒng)設(shè)計(jì)方法根本無法完成得到真值表畫出卡諾圖等工作。它表現(xiàn)出了效率低下，一切手工完成，設(shè)計(jì)周期很長；容易出錯(cuò)；芯片種類多，數(shù)量大，受市場的限制；設(shè)計(jì)靈活性差；產(chǎn)品體積大等缺點(diǎn)。同時(shí)后續(xù)的電路調(diào)試和設(shè)計(jì)也需要很高的電路布局和布線的技巧，總而言之，這樣的設(shè)計(jì)對于復(fù)雜數(shù)字系統(tǒng)來講效率太低了?，F(xiàn)代的設(shè)計(jì)方法，自頂向下，可以實(shí)現(xiàn)具體任務(wù)的分工完成，并且用軟件的方式設(shè)計(jì)硬件，從軟件設(shè)計(jì)的硬件系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換

7、是由EDA軟件自動完成的，設(shè)計(jì)過程中可用軟件進(jìn)行各種仿真，現(xiàn)場可編程，在線升級，而且整個(gè)系統(tǒng)集成在一塊兒很小的芯片上，體積小，功耗低，可靠性高，容易檢查錯(cuò)誤，便于修改，設(shè)計(jì)周期短、成功率很高，這些優(yōu)點(diǎn)都是傳統(tǒng)方法無法比擬的，大大提高了集成電路設(shè)計(jì)的效率。所以說從傳統(tǒng)方法到現(xiàn)代方法，集成電路的設(shè)計(jì)有了一個(gè)很大的跨越。EDA內(nèi)容可編程邏輯器件可編程邏輯器件英文全稱為：programmablelogicdevice即PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對器件編程來確定。一般的

8、PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了?？删幊踢壿嬈骷诸惣肮δ堋：唵慰删幊踢壿嬈骷蠵ROM、PLA、PAL、GAL。PROM：與陣列固定，或陣列可編程的邏輯器件，最主要特征是只允許數(shù)據(jù)寫入一次，如果數(shù)據(jù)輸入錯(cuò)誤只能報(bào)廢。PLA：與或陣列均可編程，在可編程邏輯器件中，它的靈活性最高。由于它具有與或陣列均能編程的特點(diǎn)，在實(shí)現(xiàn)函數(shù)時(shí)，只需形成所需的乘