rs譯碼的bm迭代算法及其fpga實(shí)現(xiàn)

《rs譯碼的bm迭代算法及其fpga實(shí)現(xiàn)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、RS譯碼的BM迭代算法及其FPGA實(shí)現(xiàn)發(fā)布日期:2006-04-21　作者:張輔云葛建華來源:電訊技術(shù)摘要：介紹了運(yùn)用于RS譯碼中的BM迭帶算法及利用BM迭帶進(jìn)行RS譯碼的基本原理，同時給出了該算法的FPGA實(shí)現(xiàn)，并通過在高清晰度數(shù)字電視接收機(jī)中驗證了設(shè)計的可行性與可靠性。關(guān)鍵詞：RS譯碼；BM迭帶算法；FPGA；高清晰度數(shù)字電視一、引言RS碼是一類具有很強(qiáng)的糾錯能力的BCH碼，也是一類典型的代數(shù)幾何碼，它首先由里德（Reed）和索羅蒙（Solomon）應(yīng)用MS多項式于1960年構(gòu)造出來。在一般的應(yīng)用中，RS碼可以作為單碼單獨(dú)使用；而在信道條件極

2、為惡劣的應(yīng)用中，如移動通信、衛(wèi)星通信等具有多徑衰落特性的信道中，也可以作為外碼提供糾錯能力更強(qiáng)的串行級聯(lián)碼，這樣在不增加譯碼復(fù)雜度的情況下，可以得到高的編碼增益和與長碼相同的糾錯能力，最常見的一種結(jié)構(gòu)就是將RS碼作為外碼，卷積碼作內(nèi)碼的級聯(lián)碼。RS譯碼主要有時域譯碼和頻域譯碼，時域譯碼通常采用BM迭代算法或者歐式算法(Euclid′sAlgorithm)。本文主要介紹BM迭代算法原理及以此算法為基礎(chǔ)的RS譯碼器的FPGA實(shí)現(xiàn)。RS譯碼可分為3步：第一步由接收到的碼組計算伴隨式；第二步由伴隨式計算出錯誤圖樣；最后由錯誤圖樣和接收碼組計算出可能發(fā)送的

3、碼字。二、BM迭代譯碼算法的基本原理時域上的RS譯碼的關(guān)鍵在于求解錯誤位置多項式,1966年伯利坎普（Berlekamp）提出了可以由伴隨式計算錯誤位置多項式的迭代譯碼算法，這極大地加快了求解錯誤位置多項式的速度，該方法簡單且易于實(shí)現(xiàn)，從而從工程上解決了RS譯碼的問題；1969年梅西（Massey）指出了該算法與序列的最短線形移位寄存器綜合之間的關(guān)系，并進(jìn)行了簡化，因此，此譯碼算法就稱為BM迭代譯碼算法。如果由接收碼組已經(jīng)求出了伴隨式S=［S1,S2,…,S2t］,其中，t為RS碼的糾錯距離,記S(x)=1+上式即為求解錯誤位置多項式的關(guān)鍵方程

4、，且它其實(shí)說明了S(x)σ(x)的最高次數(shù)不會大于2t。在上式中，S(x)是已知的，因此，可以利用上式進(jìn)行迭代。先人為設(shè)定σ(x)和ω(x)的初始值，然后以此初始值表示下一次迭代的結(jié)果，并使得下一迭代結(jié)果的次數(shù)不減，如此反復(fù)迭代求出滿足(1)式的方程即可。由于每一次迭代都使得σ(x)和ω(x)的次數(shù)不減，故迭代至第j步時，應(yīng)有：通常，滿足(2)式的每一步迭代都不是唯一的，因此必須對迭代過程加以條件限制。在m進(jìn)制無記憶離散對稱信道中，如果信道轉(zhuǎn)移概率p<1/m，則信道產(chǎn)生錯誤個數(shù)少的可能性最大，即σ(x)次數(shù)越低的可能性越大。故如果每一次迭代都能保

5、證求的σj(x)次數(shù)最低，且滿足此時的譯碼結(jié)果就是滿足譯碼錯誤概率最小的最大似然譯碼，并且此時的解是唯一的。其中i是j前面的某一行，且滿足最大，這樣能保證每次迭代總是使σ(x)的次數(shù)最小化。因此，令j=-1和0，得到兩組初始值，利用(3)式求出dj，再結(jié)合(４)式和(５)式即可得到下一步的結(jié)果。迭代步驟如下：否則，由(4)式和(5)式求出σj+1（x)、ωj+1(x)，然后進(jìn)行下一次迭代。三、FPGA實(shí)現(xiàn)及調(diào)試1.FPGA實(shí)現(xiàn)電路該算法的FPGA實(shí)現(xiàn)電路如圖1所示。其中，Syndrome模塊主要完成伴隨式的計算，Dj和Di模塊分別完成dj

6、和dj/di的計算，Iterater模塊則完成迭代的更新及計算，Sj和Oj分別為需要求出的σj(x)和ωj(x)。當(dāng)同步信號SYN到來時，所有模塊完成初始化，di、Sj和Oj初始化為1。Syndrome模塊求出伴隨式Spoly后串行輸出，同時將此刻的迭代次數(shù)Ite－Num輸出，而且當(dāng)?shù)_(dá)到要求的次數(shù)時，輸出一個CLR信號，在Dj模塊接收到此信號后，將dj置為0，于是后面的輸出不再改變，直到下一同步信號SYN到來；Dj模塊用一組移位寄存器將伴隨式的當(dāng)前狀態(tài)和之前的t個狀態(tài)緩存,和當(dāng)前Sj一起可以求出dj,當(dāng)dj不為0時，同時計算輸出到J－rank

7、中；為了讓下一步的計算更簡單，Di模塊中計算直接dj/di和rank=j-i的值，di的逆元用一個查找表來完成，同時預(yù)設(shè)=0，當(dāng)該值小于J－rank時，將此時的存儲值作相應(yīng)的更新，同時輸出一個fresh信號以標(biāo)明這種更新；Iterater模塊在收到fresh信號后進(jìn)行相應(yīng)的更新。在設(shè)計過程中，可以將(4)式和(５)式中求滿足i-一個完整的RS譯碼原理框圖如圖2所示。其中，伴隨式計算電路由輸入的碼組計算出相應(yīng)的伴隨式，同時將結(jié)果送到下一模塊中，該模塊即為實(shí)現(xiàn)BM迭代算法的電路。伴隨式經(jīng)BM迭代后，計算出錯誤位置多項式σ(x),同時也計算出ω(x)。

8、Chien搜索電路則由給定的σ(x)找出錯誤位置，然后控制門打開或者關(guān)閉，當(dāng)該位置有錯時，門打開，輸出該位置上的錯誤值，當(dāng)該位置沒有錯時