可編程邏輯器件及其應(yīng)用

《可編程邏輯器件及其應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、可編程邏輯器件及其應(yīng)用可編程邏輯器件及其應(yīng)用1概述可編程邏輯器件（簡(jiǎn)稱ＰＬＤ）的基本結(jié)構(gòu)是由與陣列和或陣列、再加上輸入緩沖電路和輸出電路組成的，如右上圖所示。其中輸入緩沖電路可產(chǎn)生輸入變量的原變量和反變量，并提供足夠的驅(qū)動(dòng)能力，它的邏輯符號(hào)如下圖所示。一、ＰＬＤ器件的基本結(jié)構(gòu)與陣列由多個(gè)多輸入端與門組成，或陣列由多個(gè)多輸入端或門組成，上圖所示為與門和或門的國(guó)際和國(guó)內(nèi)通行的畫法。固定連接和可編程連接的畫法，如下圖所示。圖中“·”表示固定連接，不可編程；“×”表示可編程連接。二、ＰＬＤ器件的分類三、ＰＬＤ器件的優(yōu)點(diǎn)縮短

2、設(shè)計(jì)周期，降低設(shè)計(jì)風(fēng)險(xiǎn)ＰＬＤ器件的設(shè)計(jì)都有標(biāo)準(zhǔn)設(shè)計(jì)工具支持，在構(gòu)思階段和在實(shí)現(xiàn)階段，都能借助計(jì)算機(jī)快速地進(jìn)行設(shè)計(jì)，極大地縮短了設(shè)計(jì)周期，使新產(chǎn)品能盡早投放市場(chǎng)。其次，由于ＰＬＤ器件的可改寫性，為設(shè)計(jì)者帶來許多靈活性。高可靠性和可加密性ＰＬＤ器件的集成密度高，這可以大大減少芯片的數(shù)量，這樣既提高了系統(tǒng)的穩(wěn)定性和可靠性，也提高了系統(tǒng)的工作速度。ＰＬＤ器件一般都有硬件加密功能，因此，給一般的偷襲仿冒者造成了困難，使產(chǎn)品具有一定的自我保護(hù)能力。降低了產(chǎn)品生產(chǎn)的總費(fèi)用減少了設(shè)計(jì)費(fèi)用，縮短了開發(fā)周期，提高了產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。減

3、少了印制板的面積，降低了生產(chǎn)成本。改進(jìn)設(shè)計(jì)容易，加速了產(chǎn)品的更新?lián)Q代，使維修也變得較為簡(jiǎn)單。可編程邏輯器件及其應(yīng)用2可編程陣列邏輯（PAL）一、ＰＬＤ器件的基本結(jié)構(gòu)ＰＡＬ是可編程與陣列、固定或陣列和固定輸出的可編程器件。不同類型的ＰＡＬ具有不同的輸出結(jié)構(gòu)。ＰＡＬ器件按其輸出電路的結(jié)構(gòu)來分，常用的有如下四種形式：專用輸出結(jié)構(gòu)：是簡(jiǎn)單的與－或結(jié)構(gòu)，或門輸出接一個(gè)同相緩沖器時(shí)，輸出函數(shù)為高電平有效（如：ＰＡＬ１０Ｈ８），若接一個(gè)反相緩沖器時(shí)，輸出函數(shù)為低電平有效（如ＰＡＬ１０Ｌ８）。異步Ｉ／Ｏ輸出結(jié)構(gòu)：輸出電路由一個(gè)三態(tài)

4、門和一個(gè)互補(bǔ)反饋緩沖器組成，因此該引腳為一個(gè)可編程的輸入輸出端。寄存器輸出結(jié)構(gòu)：在或門輸出后面接了一個(gè)同步Ｄ鎖存器，鎖存器Ｑ端經(jīng)三態(tài)門輸出，反邏輯端經(jīng)反饋緩沖器反饋到與陣列中，三態(tài)門的使能端由外部信號(hào)ＯＥ統(tǒng)一控制，為同步輸出方式。異或-寄存器輸出結(jié)構(gòu)：把一組與門分為兩個(gè)乘積項(xiàng)之和，經(jīng)異或門后送到Ｄ鎖存器中，再經(jīng)三態(tài)門輸出，同時(shí)由端經(jīng)反饋緩沖器反饋到與陣列?？删幊踢壿嬈骷捌鋺?yīng)用3通用陣列邏輯（GAL）一、ＧＡＬ器件的結(jié)構(gòu)特點(diǎn)ＧＡＬ與ＰＡＬ有著類似的可編程與陣列和固定或陣列，它們的不同在于：①ＰＡＬ是ＰＲＯＭ熔絲工藝

5、，為一次編程器件，而ＧＡＬ是ＥＥＰＲＯＭ工藝，可重復(fù)編程。②ＰＡＬ的輸出是固定的，而ＧＡＬ用一個(gè)可編程的輸出邏輯宏單元（ＯＬＭＣ）作為輸出電路。二、輸出宏單元(ＯＬＭＣ）的結(jié)構(gòu)特點(diǎn)ＯＬＭＣ的５種輸出組態(tài)SYNAC0AC1(n)PTMUXTSMUXFMUXOMUX組???態(tài)010P1OEQ時(shí)序電路寄存器輸出0110P1I/O(n)D時(shí)序電路中的I/O組合輸出100P110D組合電路專用輸出101P10I/O(n)D組合電路專用輸入1110P1I/O(m)D組合電路雙向I/O端