s3c2410 tft lcd顯示原理分析

《s3c2410 tft lcd顯示原理分析》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、S3C2410?TFT?LCD顯示原理分析1、系統(tǒng)結(jié)構(gòu)框圖?2、LCD控制器由REGBANK、LCDCDMA、VIDPRCS、TIMEGEN和LPC3600組成。????REGBANK有17個(gè)可編程寄存器和256×16的調(diào)色板存儲(chǔ)器,用來設(shè)定LCD控制器。LCDCDMA是一個(gè)專用DMA,自動(dòng)從幀存儲(chǔ)器傳輸視頻數(shù)據(jù)到LCD控制器,用這個(gè)特殊的DMA,視頻數(shù)據(jù)可不經(jīng)過CPU干涉就顯示在屏幕上。VIDPRCS接受從LCDCDMA來的視頻數(shù)據(jù)并在將其改變到合適數(shù)據(jù)格式后經(jīng)VD[23:0]將之送到LCD驅(qū)動(dòng)器,如4/8單掃描或4雙掃描顯示模式。

2、TIMEGEN由可編程邏輯組成,以支持不同LCD驅(qū)動(dòng)器的接口時(shí)序和速率的不同要求。TIMEGEN產(chǎn)生VFRAME、VLINE、VCLK、VM信號(hào)等。數(shù)據(jù)流描述如下:FIFO存儲(chǔ)器位于LCDCDMA。當(dāng)FIFO空或部分空時(shí),LCDCDMA要求從基于突發(fā)傳輸模式的幀存儲(chǔ)器中取來數(shù)據(jù),存入要顯示的圖像數(shù)據(jù),而這個(gè)幀存儲(chǔ)器是LCD控制器在RAM中開辟的一片緩沖區(qū)。當(dāng)這個(gè)傳輸請(qǐng)求被存儲(chǔ)控制器中的總線仲裁器接收到后,從系統(tǒng)存儲(chǔ)器到內(nèi)部FIFO就會(huì)成功傳輸4個(gè)字。FIFO的總大小是28個(gè)字,其中低位FIFOL是12個(gè)字,高位FIFOH是16個(gè)字。S

3、3C2410有兩個(gè)FIFO來支持雙掃描顯示模式。在單掃描模式下,只使用一個(gè)FIFO(FIFOH)。?3、LCD控制器輸出信號(hào)分析???VFRAME／VSYNC：LCD控制器和LCD驅(qū)動(dòng)器之間的幀同步信號(hào)。該信號(hào)告訴LCD屏新一幀開始了。LCD控制器在一幀顯示完成后立即插入一個(gè)VFRAME信號(hào)，開始新一幀的顯示。VLINE／HSYNC--LCD控制器和LCD驅(qū)動(dòng)器之間的行同步脈沖信號(hào)。該信號(hào)用于LCD驅(qū)動(dòng)器將水平線(行)移位寄存器的內(nèi)容傳送給LCD屏顯示。LCD控制器在整行數(shù)據(jù)移人LCD驅(qū)動(dòng)器后，插入一個(gè)VLINE信號(hào)。VCLK--LC

4、D控制器和LCD驅(qū)動(dòng)器之間的像素時(shí)鐘信號(hào)。LCD控制在VCLK的上升沿處送出數(shù)據(jù)，LCD驅(qū)動(dòng)器在VCLK的下降沿處采樣。VM／VDEN--LCD驅(qū)動(dòng)器的AC信號(hào)。VM信號(hào)被LCD驅(qū)動(dòng)器用于改變行和列的電壓極性，從而控制像素點(diǎn)的顯示。VM信號(hào)能夠和每幀同步，也能夠和可變數(shù)據(jù)的VLINE信號(hào)同步。VD[23：0]--LCD像素?cái)?shù)據(jù)輸出端口。4、時(shí)序分析????需要注意的是：在幀的領(lǐng)域里，我們所說的周期單位是一行；而在行的時(shí)候，我們所說的周期單位是VCLK時(shí)鐘周期。????以240*320的屏為例，一個(gè)VCLK周期傳輸一組VD信號(hào)，從而給一

5、個(gè)像素著色。要點(diǎn)亮一行，那么要有240個(gè)VCLK周期將240個(gè)pixel的VD值輸出，而且這240個(gè)周期內(nèi)VDEN應(yīng)該一直是有效的?，F(xiàn)在我們的思路從點(diǎn)擴(kuò)展到了行，理想情況下，兩行之間不需要間隔，也就是說這一行結(jié)束馬上傳輸下一行的第一個(gè)pixel的VD。但是這樣做并不好，因?yàn)橐粋€(gè)點(diǎn)的偏差會(huì)造成滿盤皆輸。因此我們引入了行同步HSYNC信號(hào)，也就是說在傳輸完一行的數(shù)據(jù)后，先歇一會(huì)兒，等待若干個(gè)時(shí)鐘（我們稱之為后插入等待周期）；然后我們送一個(gè)行同步信號(hào)，當(dāng)然這個(gè)信號(hào)的有效周期數(shù)我們也能控制（我們稱之為同步周期）；之后呢，我們在等一會(huì)，讓LCD

6、驅(qū)動(dòng)電路準(zhǔn)備好接收，我們在把一行的數(shù)據(jù)發(fā)下去（這個(gè)等待時(shí)間我們稱之為前插入等待周期）。下圖為證：????從圖中我們可以看到：HSPW+1、HBPD＋1、HFPD+1就是我們分別定義了同步周期、前插入等待周期、后插入等待周期。而HOZVAL＋1則是一行的有效象素?cái)?shù)目。這些都可以在寄存器里面進(jìn)行設(shè)置。說完行與行之間的顯示，我們就可以擴(kuò)展到幀與幀之間的顯示。我們很容易想到，在幀的領(lǐng)域里面也應(yīng)該是類似于行的結(jié)構(gòu)，同樣包含了同步周期、前插入等待周期、后插入等待周期。上圖為證：經(jīng)過上述的分析，我們可以把TFTLCD的接口歸納到8個(gè)參數(shù)上：HSPW

7、、HBPD、HFPD、HOZVAL、VSPW、VBPD、VFPD、LINEVAL。另外，通過上述分析，我們可以看到，顯示一幀圖像總共需要的VCLK周期為：（HSPW＋HBPD＋HFPD＋HOZVAL＋4）*（VSPW＋VBPD＋VFPD＋LINEVAL＋4），VCLK是可調(diào)的，因此通過選擇適當(dāng)?shù)姆诸l比保證幀率在60Hz左右就可保證液晶的正常工作了。舉例說明：YFARM9-EDU-1采用的是Samsung公司的1款3.5寸TFT真彩LCD屏，分辨率為240*320，下圖為該屏的時(shí)序要求。?于是：VSPW+1=2->VSPW=1HSPW+

8、1=4->HSPW=3VBPD+1=2->VBPD=1HBPD+1=7->HBPW=6VFPD+1=3->VFPD=2HFPD+1=31->HFPD=30LINVAL+1=320->LINVAL=319HOZVAL+1=