基于可配置處理器的soc系統(tǒng)級設(shè)計方法

《基于可配置處理器的soc系統(tǒng)級設(shè)計方法》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、基于可配置處理器的SoC系統(tǒng)級設(shè)計方法基于可配置處理器的SoC系統(tǒng)級設(shè)計方法邵洋1,2單睿張鐵軍'侯朝煥'(中國科學院聲學研究所,北京100080)(中國科學院研究生院,北京100039)E—mail:mindyshy@gmail.con摘要論文對一種經(jīng)過改進的SoC系統(tǒng)級快速設(shè)計方法進行了介紹和研究.該設(shè)計基于可配置處理器核,在設(shè)計早期階段對SoC系統(tǒng)快速建模.以獲得針對具體應(yīng)用算法的最優(yōu)性能.同時,利用軟硬件協(xié)同設(shè)計方法,得到硬件結(jié)構(gòu)模型和軟件開發(fā)平臺.實驗結(jié)果表明,該方法不僅靈活,而且設(shè)計周期

2、短,減少了設(shè)計工作量.關(guān)鍵詞片上系統(tǒng)SoC系統(tǒng)級設(shè)計軟硬件協(xié)同設(shè)計指令集擴展文章編號1002—8331一(2006)26—0096—03文獻標識碼A中圖分類號TP36ANewSystemLevelMethodologyforSoCDesignBasedonReconfigurableProcessorSHAOYang,SHANRuiZHANGTie-janHoUChao-huan(InstituteofAcoustics,ChineseAcademyofSciences,Beijing100080)

3、(GraduateUniversityofChineseAcademyofSciences,Beijingl00039)Abstract:AnimprovedmethodologytodesignSoCsystembasedonconfigurableprocessorXtensaispresentedinthispaper.Themostimportantaimofthismethodistomodelaretargetableprocessormodelattheearlystageofthes

4、ys—tenleveldesign,SOastogetoptimumresultsforspecificapplications.Alsoituseshardware/softwareCO-designforhardwarearchitecturemodelandsoftwaredevelopingplatform.Moreover,thisflexibledesignmethodologyhelpstospeeduptime—to—marketandeasemanualwork.Keywords:

5、SoC,systemleveldesign,HW/SWco-design,instructionsetextensionl引言當今嵌入式系統(tǒng)應(yīng)用得越來越廣泛.然而由于嵌入式系統(tǒng)對性能和功耗的嚴格要求,使得以通用處理器(GPP,GeneralPurposeProcessor)為核心的SoC(System—on—Chip)系統(tǒng)不能很好的滿足嵌入式應(yīng)用的需求:另一方面,雖然專用集成電路(ASIC,ApplicationSpecificIntegratedCircuit)設(shè)計能達到較好的性能和功耗,但ASI

6、C主要針對某一個應(yīng)用算法的硬件實現(xiàn),缺乏靈活性.以專用指令集處理器ASIP為核心的嵌入式SoC系統(tǒng)兼具有效性和靈活性,所以成為SoC系統(tǒng)中處理器設(shè)計的一個重要發(fā)展方向【,"?】.另外,隨著設(shè)計復雜度的增加,傳統(tǒng)的RTL級和行為級設(shè)計越來越不能滿足下一代硬件系統(tǒng)設(shè)計的要求【-3】:而且,對系統(tǒng)性能,成本等影響非常大的一個因素是如何在系統(tǒng)級對硬件結(jié)構(gòu)進行選擇,所以下一代硬件系統(tǒng)設(shè)計需要對SoC系統(tǒng)進行系統(tǒng)級的描述和建模.利用系統(tǒng)級設(shè)計平臺和行之有效的設(shè)計方法,可以從復雜的設(shè)計空間中對各種體系結(jié)構(gòu)進行評估

7、,找到滿足設(shè)計復雜度,靈活性,性能和成本等需求的最優(yōu)的系統(tǒng)體系結(jié)構(gòu)【.針對嵌入式系統(tǒng)應(yīng)用,尤其是對數(shù)據(jù)流媒體應(yīng)用對于高性能和低功耗的迫切需求,本文介紹了一種改進的SoC系統(tǒng)級設(shè)計方法,在現(xiàn)有的通用處理器原型基礎(chǔ)上,根據(jù)具體應(yīng)用對性能,成本等參數(shù)的要求,利用軟硬件協(xié)同設(shè)計,對系統(tǒng)硬件模型進行修改,定制指令集體系結(jié)構(gòu)(InstructionSetArchitecture,ISA),開發(fā)相應(yīng)的軟件環(huán)境,設(shè)計針對數(shù)據(jù)流驅(qū)動SoC的核心部件——處理器模型.該設(shè)計方法能夠很好的優(yōu)化SoC系統(tǒng).解決SoC系統(tǒng)對高

8、性能,低功耗和低設(shè)計成本的需求.2系統(tǒng)級SoC設(shè)計方法2.1設(shè)計流程我們從可執(zhí)行的系統(tǒng)原型開始設(shè)計,利用指令集仿真器(ISS,InstructionSetSimulator)~目標代碼進行仿真,采用改進的系統(tǒng)級SoC設(shè)計方法,設(shè)計滿足應(yīng)用需求的SoC核心部件處理器的硬件模型和軟件環(huán)境.具體的系統(tǒng)級設(shè)計流程見圖1所示.2.1.1系統(tǒng)仿真和性能分析在考慮如何對某個算法進行加速之前,由于目標是設(shè)計針對某類具體應(yīng)用的SoC模型,需要分析該類算法的運算量和執(zhí)行時間,所以我們首先