視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計

《視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計視頻監(jiān)控系統(tǒng)中多畫面處理器的設(shè)計摘要：以黑白四畫面處理為例，介紹了視頻監(jiān)控系統(tǒng)中基于FPGA器件和單片機的多畫面處理器的設(shè)計方法，簡述了FPGA器件XCS05XL的特點和工作原理，討論了單片機μPD78F0034與I2C總線存儲器X24C16的接口方法以及用μPD6453疊加字符的基本方法，同時概述了使用幀存儲器AL422應(yīng)注意的幾個問題。關(guān)鍵詞：多畫面處理器單片機現(xiàn)場可編程門陣列XCS05XL芯片I2C總線存儲器11/11近年來，隨著視頻監(jiān)控系統(tǒng)在各個領(lǐng)域的廣泛應(yīng)用，作為視頻監(jiān)近系統(tǒng)組成之一的多畫面處理器的應(yīng)用也愈來愈普遍。如使

2、用一臺九畫面處理器，則可在一臺監(jiān)視器上同時監(jiān)控9個目標，只需使用一臺錄像機便可對9路視頻信號同時實時錄像。目前多畫面處理器有黑白/彩色四、九、十六畫面處理器等6種類型。一般說來，多畫面處理器除了有畫面分割功能外，還須有視頻信號切換及報警功能。視頻信號功換功能是指多畫面處理器有一路視頻輸出是輸入視頻信號或畫面分割信號的順序切換，且切換時間可調(diào)；報警功能是指多畫面處理器能輸入、輸出報警信號，報警時相應(yīng)的畫面上疊加有報警信息，并將報警信息存儲起來以便日后查閱。設(shè)計多畫面處理器可使用專用DSP芯片，這樣雖然滿足了速度要求，但開發(fā)周期較長，產(chǎn)品的調(diào)試、修改及升級比較困難，

3、成本較高。由于FPGA器件具有集成度高、體積小、功耗低、設(shè)計靈活且價格較低，有快速高效的開發(fā)平臺，可加快開發(fā)周期等優(yōu)勢，因此目前多畫面處理器的設(shè)計基本上采用FPGA作為其中的視頻信號處理器件。由于FPGA的功能由其內(nèi)部的編程數(shù)據(jù)確定，編程數(shù)據(jù)的裝載方法之一是上電后由單片機實現(xiàn)，因此多畫面處理器含有單片機。一方面利用單片機在上電后將FPGA所需的編程數(shù)據(jù)寫入FPGA中，另一方面視頻信號的切換、字符疊加及報警信息的處理也由單片機來完成。下面具體介紹基于FPGA器件和單片機的黑白四畫面處理器的設(shè)計方法。1黑白四畫面處理器的組成及主要功能黑白四畫面處理器的組成黑白四畫面

4、處理器的方框圖如圖1所示。由圖1可知，該多畫面處理器以FPGA器件和單片機為核心，外加A/D、D/A、幀存儲器、串行存儲器、串行時鐘和字符疊加等輔助芯片組成。黑白四畫面處理器的主要功能該四畫面處理器主要功能如下：·視頻格式為CCIR模式，即視頻信號的場頻為50Hz；·雙工操作，菜單設(shè)定；11/11·全屏顯示時象素為1024×512,256個灰度等級；·4路CVBS輸入及1路錄像輸入；·1路全畫面與四分割切換輸出，1路錄像輸出；·切換時間可調(diào)，范圍為1～255s?！ぎ嬅嫔峡莎B加時間日期，且位置可調(diào)整；·有報警輸入輸出功能，報警復(fù)位時間的可調(diào)范圍為1～300s；·有

5、視頻信號丟失報警功能，報警時對應(yīng)的畫面上有文字顯示。2各部分電路的結(jié)構(gòu)及工作原理輸入緩沖及A/D轉(zhuǎn)換該部分電路的主要功能是將輸入的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻信號供FPGA器件處理，其方框圖如圖2所示。4路視頻信號經(jīng)過受FPGA控制的模擬多路選擇器后，輸出2路視頻信號，經(jīng)過緩沖放大后送到受FPGA控制的模擬開關(guān)；然后再輸出給A/D，2路視頻信號需要2片A/D芯片。A/D芯片選TLC5510，該芯片是一種分辨率為8位、20MSPS的CMOS模/數(shù)轉(zhuǎn)換器。在FPGA的控制下，TLC5510將輸入的模擬視頻信號轉(zhuǎn)換成數(shù)字視頻誤，然后送往幀存儲器。幀存儲器11/11幀存儲

6、器選AVERLOGIC公司的AL422，共需要2片。AL422是存儲量為384KB×8Bits的FIFODRAM，它支持VGA、CCIR、NTSC、PAL和HDTV分辨率，具有獨立的讀/寫操作及輸出使能控制；存儲時間為15ns的高速異步串行存取，可在5V或電源電壓下工作，標準的28腳SOP封裝。FPGA器件FPGA是本設(shè)計的核心，與傳統(tǒng)邏輯電路和門陣列相比具有不同的結(jié)構(gòu)。FPGA利用小型查找表來實現(xiàn)組合邏輯，每個查找表連接到一個D觸發(fā)器的輸入端，D觸發(fā)器再來驅(qū)動其它邏輯或驅(qū)I/O。這些模塊利用金屬連線互相連接或連接到I/O模塊。FPGA通過向內(nèi)部靜態(tài)存儲單元加載

7、編程數(shù)據(jù)來實現(xiàn)其FPGA通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實現(xiàn)其邏輯，存儲在存儲單元中值決定了FPGA實現(xiàn)的功能；FPGA的這種結(jié)構(gòu)允許無限次的重新編程。由此可見，用FPGA設(shè)計的產(chǎn)品調(diào)試修改及升級均很容易，且具有很大的靈活性。目前FPGA的種類很多，在本設(shè)計中選用Spartan系列的XCS05XL。該芯片是Xilinx公司推出的低價格、高性能的FPGA，其主要特點如下：·系統(tǒng)門的數(shù)目達到了5000，Logiccell數(shù)目達到了238，系統(tǒng)資源豐富；·具備片上可編程分布式RAM，最多可編程的RAM達3200bit；·分布式算術(shù)邏輯單元，支持分布式DSP運算；1

8、1/11·靈活的高速時鐘