數(shù)字電路設(shè)計盲點實例與對策

《數(shù)字電路設(shè)計盲點實例與對策》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、數(shù)字電路設(shè)計盲點實例與對策時間:2008-01-23來源:作者:宇量點擊：1036字體大小:【大中小】介紹有關(guān)數(shù)字電路設(shè)計盲點的內(nèi)容，將分別針對Tinning、數(shù)據(jù)傳輸、消耗電流、HDL編寫等項目，輔以實例進行現(xiàn)象、原因分析以及對策探討。首先要介紹的是二進制計數(shù)器(BinaryCounter)的設(shè)計?！∮嘘P(guān)Tinning的設(shè)計盲點【二進制計數(shù)器】二進制計數(shù)器經(jīng)常被用來作外部輸入脈沖的同步化，此外計數(shù)器的輸出可負載(Load)到計數(shù)器本身，如果某種原因使得同步信號消失，可因為二進制計數(shù)器持續(xù)維持輸

2、出Tinning，直到同步信號恢復(fù)正常再度取得同步為止，而且二進制計數(shù)器具有抗噪訊特性，所以是種廣被使用的電路Block。※現(xiàn)象圖1-1是典型的二進制計數(shù)器電路，該電路是將0～5計數(shù)(Count)，將6Counter，不過由于某種原因使得同步信號與計數(shù)器(Counter)的輸出Tinning產(chǎn)生偏差，就會像產(chǎn)生如圖1-2所示的電路輸出持續(xù)偏差現(xiàn)象。※原因分析FlipFlop可keep已負載于二進制計數(shù)器LD的信號，因此若是忘記將「FlipFlop」Reset就會發(fā)生上述現(xiàn)象。為了符合設(shè)計規(guī)格因此

3、利用圖1-3的二進制計數(shù)器輸出，不過由于圖1-1的電路，負載之前已將Tinning譯碼(Decoder)，并用DFlipFlop將該信號延遲一位(Bit)作成LoadTinning，因此某種原因使得同步信號與后段FlipFlop判定(Assert)Tinning延遲一位時，Tinning就會持續(xù)維持輸出偏差狀態(tài)?！鶎Σ吒鶕?jù)電路Block的動作特性進行延遲計算，通常設(shè)計上不會有任何問題，因此采用如圖1-4所示的對策，如果因為負載信號的傳輸延遲造成延遲(delay)，祇需在圖1-4后面的DFlipF

4、lop作Load就可解決上述問題。圖1-1的電路原先是與圖1-3的電路相同，不過可能是進行BreadBoard評鑒測試時發(fā)生譯碼錯誤(miss)，或者是負載信號傳輸?shù)腖ineDelay無法滿足SetUp與HoldTinning，因此插入DFlipFlop作CarelessMiss對策?！緤A雜延遲無法提高Clock頻率】※現(xiàn)象這是經(jīng)常發(fā)生的典型失敗設(shè)計實例，主要原因是計數(shù)器的IllegalState對策不當造成Clock頻率無法提高。在理論合成階段理論壓縮的PLD，有許多情況雖然不致構(gòu)成障礙，然而

5、實際上卻潛伏許多無法厘清盲點。圖2-1是十進制計數(shù)器設(shè)計實例，圖中的3至8LineDecoder相當于74137的TTLMicro?！蚍治鋈缟纤鯟lock頻率無法提高，主要原因是不當?shù)腎llegalState對策所造成。由于IllegalState對策上因為某種因，使得必要的Counter以外的值插入State，為了順利回復(fù)原正常狀態(tài)因此設(shè)置IllegalState，不過該對策卻會壓迫動作性能，造成本末倒置的反效果?！鶎Σ邔llegalState對策降至最小范圍，根據(jù)StateMachi

6、ne的情況充分檢討，設(shè)法使Clock數(shù)能回復(fù)原正常狀態(tài)，且不會產(chǎn)生其它問題。尤其是二進制計數(shù)器(BinaryCounter)，可以應(yīng)用過去DiscLeadIC設(shè)計手法，簡化IllegalState的Decoder。圖2-2是根據(jù)上述方式設(shè)計的電路圖，如圖所示IllegalState(此時為Ah以上)的Decoder是由負載條件決定，并刻意使FlipFlop的輸出變成1，再使負載條件能完全成立進行Decoder(此時為Bh，Dh，F(xiàn)h)，進而使電路恢復(fù)正常狀態(tài)。【計數(shù)器切換造成分布不均】※現(xiàn)象為制

7、作時間分析儀因此在輸入端分別設(shè)置可儲存檢測中的數(shù)據(jù)的計數(shù)器，以及可將數(shù)據(jù)記憶至Memory的計數(shù)器(Counter)，不過由于計數(shù)器產(chǎn)生分布不均現(xiàn)象，所以無法正確檢測。時間分析儀又稱為「MultiChannelAnalyzer」，它的主要功能是將時間分割作信號分類。圖3-1是2頻時間分析儀的CounterChannel切換電路，圖中的InOSwitch是用來作初期化，圖中的下半段是產(chǎn)生頻道切換時間的電路，本電路圖是美國BeigeBagSoftware公司設(shè)計的SpiceA-D2000Versio

8、n3.0.2。Sig主要用意是希望用時間分析儀檢測的脈沖，Out1是區(qū)分成CounterU6脈沖，它是用信號Sel進行區(qū)分，當Sel為「H」時利用計數(shù)器(Counter)U4計數(shù)(Count)，若是「L」時則利用計數(shù)器(Counter)U6計數(shù)(Count)。此外脈沖在區(qū)分成U4時會讀取U6的數(shù)據(jù)，脈沖在區(qū)分成U6(Out3)時會讀取U4(Out2)的數(shù)據(jù)(位圖標)。U9與U10在切換計數(shù)器(Counter)時會將U4與U6清除(Clear)。此外從計數(shù)器讀取數(shù)據(jù)后會作清除動作，因此利用U13、