eda實驗指導書

eda實驗指導書

ID:18942553

大?。?.36 MB

頁數(shù):36頁

時間:2018-09-21

eda實驗指導書_第1頁
eda實驗指導書_第2頁
eda實驗指導書_第3頁
eda實驗指導書_第4頁
eda實驗指導書_第5頁
資源描述:

《eda實驗指導書》由會員上傳分享,免費在線閱讀,更多相關內容在教育資源-天天文庫

1、EDA系統(tǒng)開發(fā)平臺EDA實驗指導書石家莊鐵道學院四方學院電氣系石家莊鐵道學院四方學院EDA實驗指導書目錄目錄1第一章實驗箱簡介2第二章組合邏輯電路設計5實驗1.1半加器5實驗1.2四位全加器15實驗1.3BCD碼加法器17實驗1.4格雷碼變換19實驗1.5四位并行乘法器21實驗1.6設計基本觸發(fā)器23實驗1.7四位比較器27實驗1.8多路選擇器31實驗1.9優(yōu)先編碼器33實驗1.103-8譯碼器36第二章時序電路設計實驗項目38實驗2.1增計數(shù)器38實驗2.2減計數(shù)器40實驗2.3并行加載通用增1減1計數(shù)器42實驗2.4串入并出移位寄存器44實驗2.5可控脈沖發(fā)生器46實

2、驗2.6步長可變的加減計數(shù)器48實驗2.7自動售貨機50第三章EDA課程設計52實驗3.1多功能數(shù)字時鐘設計實驗52實驗3.2秒表設計實驗54實驗3.3電子密碼鎖設計56實驗3.4四人搶答器設計58實驗3.5七人表決器設計60實驗3.6出租車計費器61實驗3.7頻率計63實驗3.8交通燈控制器65附錄6735石家莊鐵道學院四方學院EDA實驗指導書實驗箱簡介EDA/SOPC-II+實驗箱是集EDA和SOPC開發(fā)為一體的綜合性實驗箱,它不僅可以獨立完成幾乎所有的EDA設計,也可以完成大多數(shù)的SOPC開發(fā)。采用Altera公司的Cyclone系列的30萬門FPGA為核心,整個系

3、統(tǒng)采用模塊化設計,各個模塊之間可以自由組合,使得該實驗箱的靈活性大大提高。同時實驗箱還提供了豐富的接口模塊,供人機交互,從而大大增加了實驗開發(fā)者開發(fā)的樂趣,滿足了普通高等院校、科研人員等的需求。開發(fā)工程師可以使用VHDL語言、VerilogHDL語言、原理圖輸入等多種方式,利用Altera公司提供的QuartusII進行編譯,下載,并通過EDA實驗箱進行結果驗證EDA實驗箱提供的資源有:lAltera公司的EP1C12Q240C8,30萬門級FPGA,另外可選配更高資源的FPGAlFPGA配置芯片采用可在線編程的EPCS1,通過JTAG口和AS口即可完成設計的固化l1個數(shù)

4、字時鐘源,提供48MHz、24M、12MHz、1MHz、100KHz、10KHz、1KHz、100Hz、10Hz、2Hz和1Hz等多個時鐘l1個模擬信號源,提供頻率和幅度可調的正弦波、三角波和方波l兩個串行接口,一個用于SOPC開發(fā)時的調試,另一個可以完成其它的通信l1個VGA接口l2個PS2接口,可以接鍵盤或鼠標l1個USB接口,利用PDIUSBD12芯片實現(xiàn)USB協(xié)議轉換l1個Ethernet接口,利用RTL8019芯片實現(xiàn)TCP/IP協(xié)議轉換l基于SPI接口的音頻CODEC模塊l1個輸入、輸出探測模塊,供數(shù)字信號的觀察l16個LED顯示l8個撥擋開關輸入l8個按鍵輸

5、入l1個4x4鍵盤陣列l(wèi)8個七段碼管顯示l1個揚聲器模塊l1個交通燈模塊l1個直流電機模塊l1個高速AD和1個高速DA模塊l240×128大屏幕圖形點陣LCD顯示l存儲器模塊提供256K×32Bit的SRAM和8M×8Bit的FLASHROM實驗箱基本布局如下圖1所示:35石家莊鐵道學院四方學院EDA實驗指導書圖1EDA/SOPC-II+試驗箱系統(tǒng)布局下面就部分模塊做簡要介紹。FPGA模塊FPGA采用Altera公司提供的Cyclone系列的EP1C12Q240C8,該芯片采用240腳的PQFP封裝,提供173個IO接口。該芯片擁有12060個LEs;52個M4KRAMB

6、lock;總共可以提供239616Bit的RAM;另外芯片內部還自帶有2個鎖相環(huán),可以在高速運行的時候保證系統(tǒng)時鐘信號的穩(wěn)定性。FPGA與實驗箱上提供的各個模塊都已經(jīng)連接好(詳情請查看附錄),這樣就避免了實驗過程中繁瑣的連線以及由于連線造成的不穩(wěn)定的后果。配置模塊本實驗箱的配置芯片采用可在線多次編程的EPCS1,該芯片通過AS口下載,即可完成FPGA設計的固化。這樣就避免了用戶需要多條電纜或者需要編程器才能完成固化的任務,同時也方便了用戶只需一條下載電纜即可完成FPGA的配置和EPCS1的編程。時鐘模塊時鐘的產生由有源晶振產生48MHz的時鐘信號,再由CPLD分頻完成多種

7、時鐘信號的產生。時鐘信號已經(jīng)在系統(tǒng)板上連接到FPGA的全局時鐘引腳(PIN_28),只需要通過時鐘模塊的簡單跳線,即可完成FPGA時鐘頻率的選擇。USB模塊USB模塊采用Philips公司的PDIUSBD12芯片,它通常用作微控制器系統(tǒng)中實現(xiàn)與微控制器進行通信的高速通用并行接口。它還支持本地的DMA傳輸。PDIUSBD12完全符合USB1.1版的規(guī)范、它還符合大多數(shù)器件的分類規(guī)格:成像類、海量存儲器件、通信器件、打印設備以及人機接口設備。另外該芯片還集成了許多特性,包括SoftConnectTM、GoodLinkTM、可編程時

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現(xiàn)內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。