汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計

汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計

ID:19412987

大小:39.50 KB

頁數(shù):7頁

時間:2018-10-02

汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計_第1頁
汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計_第2頁
汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計_第3頁
汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計_第4頁
汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計_第5頁
資源描述:

《汽車尾燈設(shè)計vhdl語言--eda課程設(shè)計》由會員上傳分享,免費在線閱讀,更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。

1、汽車尾燈設(shè)計VHDL語言--EDA課程設(shè)計元件列化部分Libraryieee;Useieee.std_logic_1164.all;Useieee.std_logic_unsigned.all;Entitytpis?Port(clk:instd_logic;??????Left:instd_logic;??????Right:instd_logic;??????Brake:instd_logic;??????Night:instd_logic;??????Ld1,ld2,ld3:outstd_logic;??????Rd1,rd2,rd3:outstd_logic);End;Architect

2、urebhoftpisSignaltmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signalerr0,err1,err2,err3,err4,err5:std_logic;signalbm:std_logic;Begin?Componentszis??????Port(clk:instd_logic;??????Cp:outstd_logic);?Endcomponent;?Componentctrlis??????Port(left,right,brake,night:instd_logic;??????Lp,rp,lr,brake_led,night_led:out

3、std_logic);?Endcomponent;?Componentlcis??????Port(clk,lp,lr,brake,night:instd_logic;??????Ledl,ledb,ledn:outstd_logic);?Endcomponent;?Componentrcis??????Port(clk,rp,lr,brake,night:instd_logic;??????Ledr,ledb,ledn:outstd_logic);?Endcomponent;U1:szportmap(clk,bm);U2:ctrlportmap(left,right,brake,night,

4、tmp0,tmp1,tmp2,tmp3,tmp4);U3:lcportmap(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);U4:rcportmap(clk,tmp1,tmp2,tmp3,tmp4,err3,err4,err5);Ld1<=err0andbm;Ld2<=err1;Ld3<=err2;Rd1<=err3andbm;Rd2<=err4;Rd3<=err5;End;汽車尾燈主控制模塊CTRL:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYCTRLIS??PORT(LEFT,RIGHT,BRAKE,NIGHT

5、:INSTD_LOGIC;???????LP,RP,LR,BRAKE_LED,NIGHT_LED:OUTSTD_LOGIC);ENDENTITYCTRL;ARCHITECTUREARTOFCTRLIS??BEGIN??NIGHT_LED<=NIGHT;??BRAKE_LED<=BRAKE;??PROCESS(LEFT,RIGHT)?????VARIABLETEMP:STD_LOGIC_VECTOR(1DOWNTO0);?????BEGIN????????TEMP:=LEFT&RIGHT;????????CASETEMPIS???????????WHEN"00"=>LP<='0';RP<='0'

6、;LR<='0';???????????WHEN"01"=>LP<='0';RP<='1';LR<='0';???????????WHEN"10"=>LP<='1';RP<='0';LR<='0';???????????WHENOTHERS=>LP<='0';RP<='0';LR<='1';?????--輸出錯誤控制信號????????ENDCASE;??ENDPROCESS;ENDARCHITECTUREART;?時鐘分頻模塊SZ:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYSZIS?

7、?PORT(CLK:INSTD_LOGIC;??????????????????????????--時鐘輸入???????CP:OUTSTD_LOGIC);ENDENTITYSZ;ARCHITECTUREARTOFSZIS??SIGNALCOUNT:STD_LOGIC_VECTOR(7DOWNTO0);?--定義八位標準邏輯位矢量數(shù)據(jù)類型??BEGIN??PROCESS(CLK)?????BEGI

當前文檔最多預(yù)覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預(yù)覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學公式或PPT動畫的文件,查看預(yù)覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權(quán)有爭議請及時聯(lián)系客服。
3. 下載前請仔細閱讀文檔內(nèi)容,確認文檔內(nèi)容符合您的需求后進行下載,若出現(xiàn)內(nèi)容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網(wǎng)絡(luò)波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯(lián)系客服處理。