資源描述：
《eda技術使用教程課后答案———潘松版21429》由會員上傳分享，免費在線閱讀，更多相關內容在教育資源-天天文庫。
1、第一章1-1EDA技術與ASIC設計和FPGA開發(fā)有什么關系?P3~4答：利用EDA技術進行電子系統(tǒng)設計的最后目標是完成專用集成電路ASIC的設計和實現；FPGA和CPLD是實現這一途徑的主流器件。FPGA和CPLD通常也被稱為可編程專用IC，或可編程ASIC。FPGA和CPLD的應用是EDA技術有機融合軟硬件電子設計技術、SoC（片上系統(tǒng)）和ASIC設計，以及對自動設計與自動實現最典型的詮釋。1-2與軟件描述語言相比，VHDL有什么特點?P6答：編譯器將軟件程序翻譯成基于某種特定CPU的機器代碼，這種代碼僅限于這種C
2、PU而不能移植，并且機器代碼不代表硬件結構，更不能改變CPU的硬件結構，只能被動地為其特定的硬件電路結構所利用。綜合器將VHDL程序轉化的目標是底層的電路結構網表文件，這種滿足VHDL設計程序功能描述的電路結構，不依賴于任何特定硬件環(huán)境；具有相對獨立性。綜合器在將VHDL(硬件描述語言)表達的電路功能轉化成具體的電路結構網表過程中，具有明顯的能動性和創(chuàng)造性，它不是機械的一一對應式的“翻譯”，而是根據設計庫、工藝庫以及預先設置的各類約束條件，選擇最優(yōu)的方式完成電路結構的設計。l-3什么是綜合?有哪些類型?綜合在電子設計自
3、動化中的地位是什么?P5什么是綜合?答：在電子設計領域中綜合的概念可以表示為：將用行為和功能層次表達的電子系統(tǒng)轉換為低層次的便于具體實現的模塊組合裝配的過程。有哪些類型?答：(1)從自然語言轉換到VHDL語言算法表示，即自然語言綜合。(2)從算法表示轉換到寄存器傳輸級(RegisterTransportLevel，RTL)，即從行為域到結構域的綜合，即行為綜合。(3)從RTL級表示轉換到邏輯門(包括觸發(fā)器)的表示，即邏輯綜合。(4)從邏輯門表示轉換到版圖表示(ASIC設計)，或轉換到FPGA的配置網表文件，可稱為版圖綜
4、合或結構綜合。綜合在電子設計自動化中的地位是什么?答：是核心地位（見圖1-3）。綜合器具有更復雜的工作環(huán)境，綜合器在接受VHDL程序并準備對其綜合前，必須獲得與最終實現設計電路硬件特征相關的工藝庫信息，以及獲得優(yōu)化綜合的諸多約束條件信息；根據工藝庫和約束條件信息，將VHDL程序轉化成電路實現的相關信息。1-4在EDA技術中，自頂向下的設計方法的重要意義是什么?P7~10答：在EDA技術應用中，自頂向下的設計方法，就是在整個設計流程中各設計環(huán)節(jié)逐步求精的過程。1-5IP在EDA技術的應用和發(fā)展中的意義是什么?P11~12
5、答：IP核具有規(guī)范的接口協議，良好的可移植與可測試性，為系統(tǒng)開發(fā)提供了可靠的保證。第二章2-1敘述EDA的FPGA/CPLD設計流程。P13~16答：1.設計輸入(原理圖/HDL文本編輯)；2.綜合；3.適配；4.時序仿真與功能仿真；5.編程下載；6.硬件測試。2-2IP是什么?IP與EDA技術的關系是什么?P24~26IP是什么?答：IP是知識產權核或知識產權模塊，用于ASIC或FPGA/CPLD中的預先設計好的電路功能模塊。IP與EDA技術的關系是什么?答：IP在EDA技術開發(fā)中具有十分重要的地位；與EDA技術的關
6、系分有軟IP、固IP、硬IP：軟IP是用VHDL等硬件描述語言描述的功能塊，并不涉及用什么具體電路元件實現這些功能；軟IP通常是以硬件描述語言HDL源文件的形式出現。固IP是完成了綜合的功能塊，具有較大的設計深度，以網表文件的形式提交客戶使用。硬IP提供設計的最終階段產品：掩模。2-3敘述ASIC的設計方法。P18~19答：ASIC設計方法,按版圖結構及制造方法分有半定制(Semi-custom)和全定制(Full-custom)兩種實現方法。全定制方法是一種基于晶體管級的，手工設計版圖的制造方法。半定制法是一種約束性
7、設計方式，約束的目的是簡化設計，縮短設計周期，降低設計成本，提高設計正確率。半定制法按邏輯實現的方式不同，可再分為門陣列法、標準單元法和可編程邏輯器件法。2-4FPGA/CPLD在ASIC設計中有什么用途?P16,18答：FPGA/CPLD在ASIC設計中，屬于可編程ASIC的邏輯器件；使設計效率大為提高，上市的時間大為縮短。2-5簡述在基于FPGA/CPLD的EDA設計流程中所涉及的EDA工具，及其在整個流程中的作用。P19~23答：基于FPGA/CPLD的EDA設計流程中所涉及的EDA工具有：設計輸入編輯器（作用：
8、接受不同的設計輸入表達方式，如原理圖輸入方式、狀態(tài)圖輸入方式、波形輸入方式以及HDL的文本輸入方式。）；HDL綜合器（作用：HDL綜合器根據工藝庫和約束條件信息，將設計輸入編輯器提供的信息轉化為目標器件硬件結構細節(jié)的信息，并在數字電路設計技術、化簡優(yōu)化算法以及計算機軟件等復雜結體進行優(yōu)化處理）；仿真器（作用：行為模型的表達、電子系
