資源描述：
《實(shí)驗(yàn)4 組合邏輯電路設(shè)計(jì)new》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在行業(yè)資料-天天文庫。
1、數(shù)字邏輯與電路實(shí)驗(yàn)學(xué)號(hào)：123012010080姓名：黃武松Email：1053756676@qq.com2年月日實(shí)驗(yàn)四組合邏輯電路研究（設(shè)計(jì)性實(shí)驗(yàn)）一、實(shí)驗(yàn)?zāi)康?．掌握用SSI器件實(shí)現(xiàn)組合邏輯電路的方法。2．熟悉各種MSI組合邏輯器件的工作原理和引腳功能。3．掌握用MSI組合邏輯器件實(shí)現(xiàn)組合邏輯電路的方法。4．進(jìn)一步熟悉測(cè)試環(huán)境的構(gòu)建和組合邏輯電路的測(cè)試方法。二、實(shí)驗(yàn)所用儀器設(shè)備1．Multisim10中的虛擬儀器2．QuartusII中的功能仿真工具3．GW48-EDA實(shí)驗(yàn)開發(fā)系統(tǒng)三、實(shí)驗(yàn)說明1.組合邏輯電路的設(shè)計(jì)一般可
2、按以下步驟進(jìn)行（1）邏輯抽象：將文字描述的邏輯命題轉(zhuǎn)換成真值表。（2）選擇器件類型：根據(jù)命題的要求和器件的功能決定采用哪種器件。（3）根據(jù)真值表和所選用的邏輯器件寫出相應(yīng)的邏輯表達(dá)式：當(dāng)采用SSI集成門電路設(shè)計(jì)時(shí)，為了使電路最簡(jiǎn)，應(yīng)將邏輯表達(dá)式化簡(jiǎn)，并變換成與門電路相對(duì)應(yīng)的最簡(jiǎn)式；當(dāng)采用MSI組合邏輯器件設(shè)計(jì)時(shí)，則不用化簡(jiǎn)，只需將由最小項(xiàng)構(gòu)成的函數(shù)式變換成MSI器件所需要的函數(shù)形式。（4）根據(jù)化簡(jiǎn)或變換后的邏輯表達(dá)式及選用的邏輯器件畫出邏輯電路圖。2.常見的SSI和MSI的型號(hào)（1）常見的SSI：四2輸入異或門74LS86，
3、四2輸入與非門74LS00，六非門74LS04，二4輸入與非門74LS20，四2輸入或非門74LS02，四2輸入與門74LS08等。（2）常見的MSI：二2-4譯碼器74LS139，3-8譯碼74LS138，4-16譯碼器74LS154，8-3線優(yōu)先編碼器74LS148，七段字符譯碼器74LS248，13數(shù)字邏輯與電路實(shí)驗(yàn)學(xué)號(hào)：123012010080姓名：黃武松Email：1053756676@qq.com2年月日四位全加器74LS283，四2選1數(shù)據(jù)選擇器74LS157，雙4選1數(shù)據(jù)選擇器74LS153，8選1數(shù)據(jù)選擇器
4、74LS151，16選1數(shù)據(jù)選擇器74LS150等。四、實(shí)驗(yàn)內(nèi)容（一）基本命題1．設(shè)計(jì)一個(gè)多輸出的邏輯網(wǎng)絡(luò)，它的輸入是8421BCD碼，它的輸出定義為：（1）F1：檢測(cè)到輸入數(shù)字能被3整除。（2）F2：檢測(cè)到輸入數(shù)字大于或等于4。（3）F3：檢測(cè)到輸入數(shù)字小于7。自選邏輯器件，列出設(shè)計(jì)步驟，畫出邏輯電路圖，記錄測(cè)試結(jié)果。解：（1）邏輯器件：二-十進(jìn)制譯碼器74HC52三輸入端與非門7410八輸入端與非門7430指示燈（2）由已知的命題得到以下的真值表表1輸入輸出DCBAF1F2F30000001000100100100010
5、011101010001101010110110111011101110000101001110表1（3）根據(jù)真值表的輸入、輸出的關(guān)系，選定元器件，設(shè)計(jì)電路圖圖113數(shù)字邏輯與電路實(shí)驗(yàn)學(xué)號(hào)：123012010080姓名：黃武松Email：1053756676@qq.com2年月日?qǐng)D1（4）根據(jù)測(cè)試，輸出的結(jié)果如下表2輸入輸出DCBAX1X2X30000不亮不亮亮0001不亮不亮亮0010不亮不亮亮0011亮不亮亮0100不亮亮亮0101不亮亮亮0110亮亮亮0111不亮亮亮1000不亮亮不亮1001亮亮不亮表22．用8-3線
6、優(yōu)先編碼器74LS148、七段字符譯碼器74LS248和數(shù)碼管組成編碼、譯碼、顯示電路；編碼器8個(gè)數(shù)據(jù)輸入端接至8個(gè)編碼開關(guān)，自擬實(shí)驗(yàn)步驟，記錄實(shí)驗(yàn)結(jié)果，說明電路具備的功能。13數(shù)字邏輯與電路實(shí)驗(yàn)學(xué)號(hào)：123012010080姓名：黃武松Email：1053756676@qq.com2年月日(1)邏輯設(shè)計(jì)器材：電源、開關(guān)、8-3線優(yōu)先編碼器74LS148、七段字符譯碼器74LS248和數(shù)碼管組，以及500歐姆電阻(2)根據(jù)題目要求，設(shè)計(jì)如下的電路圖圖2(3)圖2（3）記錄實(shí)驗(yàn)結(jié)果開關(guān)數(shù)碼管J6J2J1J3J4J5J7J8顯示
7、*******00******011*****0112****01113***011114**0111115*01111116011111117111111117表313數(shù)字邏輯與電路實(shí)驗(yàn)學(xué)號(hào)：123012010080姓名：黃武松Email：1053756676@qq.com2年月日（4）電路功能說明：該電路有八個(gè)控制輸入的開關(guān)，控制輸入的高低電平，如表3所示的，八個(gè)端對(duì)應(yīng)的是8-3線優(yōu)先編碼器74LS148八個(gè)輸入端，然后連接七段字符譯碼器74LS248的三個(gè)輸入端，達(dá)到的功能是通過改變輸入的高低電平，控制數(shù)碼管的顯示。（
8、二）擴(kuò)展命題（每人選1題）1.用異或門74LS86和四位全加器74LS283實(shí)現(xiàn)有符號(hào)三位全減器（實(shí)驗(yàn)電路參考下圖），要求用譯碼顯示電路顯示其差，并將結(jié)果填入表3.2中。表3.2A4A3A2A1B4B3B2B1數(shù)碼顯示結(jié)果0000000000000000000011000100000010
