fpga 控制實(shí)現(xiàn)圖像系統(tǒng)視頻圖像采集

《fpga 控制實(shí)現(xiàn)圖像系統(tǒng)視頻圖像采集》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、FPGA?控制實(shí)現(xiàn)圖像系統(tǒng)視頻圖像采集1引言???通過對(duì)CMOS圖像傳感器輸出的黑白電視信號(hào)進(jìn)行視頻采集,獲得數(shù)字圖像信號(hào),實(shí)現(xiàn)數(shù)字圖像的處理。該系統(tǒng)采用PC機(jī)和基于DSP的數(shù)字信號(hào)處理板(數(shù)字板)構(gòu)成主從式成像系統(tǒng)。采用計(jì)算機(jī)作為主機(jī),DSP作為輔助機(jī)的主從式結(jié)構(gòu)。文章主要介紹系統(tǒng)的視頻圖像采集部分采用FPGA(現(xiàn)場(chǎng)可編程門陣列)進(jìn)行邏輯控制實(shí)現(xiàn)視頻圖像采集的原理及實(shí)現(xiàn)。2系統(tǒng)組成及基本原理???一個(gè)完整的成像系統(tǒng)不但要具備圖像信號(hào)的采集功能,能對(duì)圖像進(jìn)行實(shí)時(shí)顯示,且要求完成圖像信號(hào)的分析,處理

2、算法(如圖像壓縮、圖像識(shí)別等)以及圖像處理結(jié)果的反饋控制。通常這些算法的運(yùn)算量大,同時(shí)又要滿足實(shí)時(shí)顯示的要求,因此采用高速DSP芯片作為數(shù)據(jù)核心處理單元。???另外,要求系統(tǒng)滿足通用性的同時(shí),針對(duì)不同的應(yīng)用和不斷出現(xiàn)的新處理方法,還要使系統(tǒng)便于功能的改進(jìn)和擴(kuò)展。為此,我們以PC機(jī)為主機(jī),以TI公司的DSP(TMS320C6201)作為數(shù)字信號(hào)處理板的核心,用FPGA作為系統(tǒng)數(shù)據(jù)采集的控制部分,設(shè)計(jì)出實(shí)時(shí)圖像處理系統(tǒng)。圖1是基于DSP的實(shí)時(shí)圖像系統(tǒng)的原理圖。文章將詳細(xì)闡述該系統(tǒng)數(shù)據(jù)采集部分的實(shí)現(xiàn)方法

3、。?圖1　基于DSP的實(shí)時(shí)圖像系統(tǒng)的原理圖3?視頻信號(hào)采集部分的實(shí)現(xiàn)原理3.1信號(hào)說明???黑白復(fù)合視頻圖像信號(hào)通常由圖像信號(hào)、消隱信號(hào)以及同步信號(hào)共同組成。我們采用黑白電視信號(hào)作為模擬輸入,以FPGA作為采集系統(tǒng)的控制單元進(jìn)行邏輯控制實(shí)現(xiàn)采樣。圖2是復(fù)合視頻圖像信號(hào)波形,?圖2　復(fù)合視頻圖像信號(hào)波形示意圖???黑白電視信號(hào)說明如下:(1)掃描方式為隔行掃描;(2)每秒50場(chǎng),場(chǎng)周期為20ms,每場(chǎng)312.5行,行周期為64μs;(3)黑白電視信號(hào)由圖象信號(hào),復(fù)合消隱脈沖,復(fù)合同步脈沖組成,場(chǎng)消隱

4、期寬度為25個(gè)行同期,場(chǎng)同步脈沖寬度為215個(gè)行周期,行消隱期寬度為12μs,行同步脈沖寬度為4.7μs。???由于系統(tǒng)采用逐場(chǎng)逐行采集電視信號(hào),并且要求控制所采集的圖像大小為128×128像素,因此必須對(duì)視頻信號(hào)的同步信號(hào)進(jìn)行分離,提取視頻信號(hào)的同步信號(hào),以便采集部分的實(shí)現(xiàn)。3.2　視頻信號(hào)復(fù)合同步信號(hào)提取電路???我們采用視頻同步分離器LM1881芯片來完成這一功能,LM1881可以從0.5～2V標(biāo)準(zhǔn)負(fù)極性NTSC制、PAL制或SECAM制視頻信號(hào)中提取組合同步、場(chǎng)同步、奇偶場(chǎng)識(shí)別等信號(hào),這些

5、信號(hào)都是進(jìn)行圖像數(shù)字采集所需要的同步信號(hào),有了它們,才能確定在哪一場(chǎng)、哪一行。因此我們選用LM1881來獲取復(fù)合同步信號(hào)。采用LM1881同步提取電路,能夠十分方便地提取采集同步信號(hào),且電路十分簡(jiǎn)單,該部分的電路圖和信號(hào)波形如圖3所示。其中Vin是標(biāo)準(zhǔn)視頻信號(hào),Hs為行同步信號(hào),Vs為場(chǎng)同步信號(hào),ODEV為奇偶場(chǎng)信號(hào)。?圖3　LM1881復(fù)合同步信號(hào)提取電路及信號(hào)波形???圖4是實(shí)際提取的視頻同步信號(hào)波形,可以看出,我們采用LM1881可以獲得很好的視頻同步信號(hào),為視頻信號(hào)采集提供了好的控制信號(hào)。

6、?圖4　視頻同步信號(hào)波形圖3.3　FPGA與DSP數(shù)據(jù)交換部分的工作原理及工作過程???由圖1可以看出,DSP與FPGA中是采用一個(gè)雙口RAM來實(shí)現(xiàn)數(shù)據(jù)交換的,雙口RAM的容量為4K×32bit。雙口RAM作為圖像數(shù)據(jù)的中間存儲(chǔ)區(qū),圖像采集部分由DSP負(fù)責(zé)啟動(dòng)控制及采集數(shù)據(jù)的讀取。為了實(shí)現(xiàn)圖像的實(shí)時(shí)采集與處理,應(yīng)當(dāng)使對(duì)圖像信號(hào)的采集與外部對(duì)圖像的讀取能夠同時(shí)進(jìn)行,因而將4K的雙口RAM劃分成兩塊圖像數(shù)據(jù)緩存區(qū)域,假設(shè)前2K為RAM-1,后2K為RAM-2。在系統(tǒng)工作的任一時(shí)刻,一塊緩存用于圖像的采

7、集,采集部分向該存儲(chǔ)區(qū)寫圖像數(shù)據(jù);另一塊用于外部對(duì)圖像數(shù)據(jù)的讀取,DSP可以讀取該存儲(chǔ)區(qū)中的圖像數(shù)據(jù)。???雙緩存結(jié)構(gòu)的一個(gè)重要特點(diǎn)在于DSP對(duì)存儲(chǔ)區(qū)的數(shù)據(jù)操作是隨著雙口RAM存儲(chǔ)地址來回切換的。當(dāng)AD轉(zhuǎn)換數(shù)據(jù)寫滿RAM-1時(shí),FPGA會(huì)向DSP發(fā)出一個(gè)中斷信號(hào),此時(shí),DSP讀取RAM-1中的數(shù)據(jù),同時(shí),AD轉(zhuǎn)換數(shù)據(jù)寫入RAM-2,當(dāng)RAM-2中的數(shù)據(jù)寫滿時(shí),FPGA會(huì)向DSP發(fā)出一個(gè)中斷信號(hào),此時(shí),DSP讀取RAM-2中的數(shù)據(jù),同時(shí),AD轉(zhuǎn)換數(shù)據(jù)寫入RAM-1,如此交替,實(shí)現(xiàn)數(shù)據(jù)的寫入與讀取同時(shí)

8、進(jìn)行。由于DSP讀取雙口RAM中數(shù)據(jù)的速度遠(yuǎn)遠(yuǎn)大于AD轉(zhuǎn)換寫入數(shù)據(jù)的速度,就允許采集與外部訪問的同時(shí)進(jìn)行,采用兩塊存儲(chǔ)區(qū)操作的乒乓式切換,滿足數(shù)據(jù)實(shí)時(shí)交換的要求。???系統(tǒng)的工作過程為:(1)DSP通過ENAD信號(hào)控制采集系統(tǒng)的運(yùn)行,當(dāng)ENAD=1,數(shù)據(jù)采集系統(tǒng)開始工作,數(shù)據(jù)通過AD不斷地送入雙口RAM,且雙口RAM每隔2K發(fā)出一個(gè)中斷,通知DSP讀取前一段已完成轉(zhuǎn)換的數(shù)據(jù);(2)當(dāng)ENAD=0,即系統(tǒng)停止工作,采集時(shí)鐘為低電平,存儲(chǔ)器片選均為低電平(片選為高電平有效),整個(gè)系統(tǒng)處