系統(tǒng)總線實驗報告

《系統(tǒng)總線實驗報告》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫。

1、

2、*扇合犯嗲淀HEFEIUNIVERSITY實驗報告專業(yè)名稱計算機科學(xué)與技術(shù)課程名稱計算機組成與結(jié)構(gòu)項目名稱具有基本輸入輸出功能的總線接口實驗班級學(xué)號姓名同組人員實驗日期2015-10-24IOMRR13WE一、實驗?zāi)康?.理解總線的概念及其特性；2.掌握控制總線的功能和應(yīng)用。二、實驗邏輯原理圖與分析2.1實驗邏輯原理圖及分析由于存儲器和輸入、輸出設(shè)備最終是要掛接到外部總線上，所以需要外部總線提供數(shù)據(jù)信號、地址信號以及控制信號。在該實驗平臺中，外部總線分為數(shù)據(jù)總線、地址總線和控制總線，分別為外設(shè)提供上述信號。外部總線和CPU內(nèi)總線之間通過三態(tài)門連接，同時實現(xiàn)丫內(nèi)外總

3、線的分離和對數(shù)據(jù)流向的控制。地址總線可以為外部設(shè)備提供地址信號和片選信號。由地址總線的高位進行譯碼，系統(tǒng)的I/O地址空間被分為四個區(qū)，如圖所示：A6A7A1YION151Y!INY12NA2YIVN111Y20NGINY2INY22NG2NY23NIOYOIOY1IOY2IOY31/0地址譯碼原理圖為了實現(xiàn)對于MEM和外設(shè)的讀寫操作，還需要一個讀寫控制邏輯，使得CPU能控制MEM和I/O設(shè)備的讀寫，實驗中的讀寫控制邏輯如下閣所示：C—XMRDc—XMWRoX1OWO—XIOR讀％摶制邏機:據(jù)通路圖及分析（畫出數(shù)據(jù)通路閣并作出分析）在理解讀寫控制邏輯的棊礎(chǔ)上設(shè)計一個總

4、線傳輸?shù)膶嶒灐嶒炈每偩€傳輸實驗框圖如下圖所示，它將幾種不同的設(shè)備掛至總線上，有存儲器、輸入設(shè)備、輸出設(shè)備、寄存器。這些設(shè)備都需要奮三態(tài)輸出控制，按照傳輸要求恰當奮序的控制它們，就可實現(xiàn)總線信息傳輸。分析：①輸入設(shè)備將一個數(shù)打入R0寄存器；②輸入設(shè)備將另一個數(shù)打入地址寄存器；③將R0寄存器中的數(shù)寫入到當前地址的寄存器中;④將當前地址的寄存器中的數(shù)用LH）數(shù)碼管顯示。、實驗數(shù)據(jù)和結(jié)果分析4.1實驗結(jié)果數(shù)據(jù)如圖所示⑴輸入設(shè)備將11H打入R0寄存器地址總線CPUALU=00A=00ALUB#B=0t)PC:00LOAW"fiLR0=11數(shù)據(jù)總線IWR個*lOWrfIiI

5、N1IOW#運行(1/1)控W倌號MR#MWft控制總線⑵將R0屮的數(shù)據(jù)11H打入寄存器01H單元⑶將當前地址的存儲器中的數(shù)寫入到R0寄存器中⑷將R0寄存器中的數(shù)用LED數(shù)碼管顯示控制總線4(5/5)4.2結(jié)果數(shù)據(jù)分析首先IN單元置00010001,K7,K6都罝為1，WR/RD/I0M為011且LDAR置為0,將IN單元中的數(shù)寫入R0中；接著將IN單元置00000001,K7為1,K6為0,WR/RD/I0M為011且LDAR置為1，將IN單元中的數(shù)寫入AR中;緊接著將K7、K6都置為0,WR/RD/I0M為100且LDAR置為0，將R0屮的數(shù)寫入MEM屮；然后將

6、IN單元置00000001，K7為1,K6為0,WR/RD/I0M為011且LDAR置為1,將IN單元中的數(shù)寫入AR中；接著將K7、K6都罝為1，WR/RD/I0M為010且LDAR罝為0,將MEM中的數(shù)寫入R0中;最后將K7、K6都置為0,WR/RD/I0M為101且LDAR置為0,將R0中的數(shù)寫入OUT中，操作結(jié)束。五、實驗問題分析、思考題與小結(jié)5.1實驗問題分析實驗要完整無錯誤的進行，首先要確保實驗接線圖連線的正確性才能確保在進行實驗時數(shù)據(jù)通路流向以及數(shù)據(jù)的的正確性，這樣才能到達實驗的目的；在進行實驗過程中需要理解每-步驟的原因，也加強自己的理解性和掌握程度；

7、在實驗過程屮活樹會遇到線路正確但數(shù)據(jù)錯誤，這能很有可能是自己連接線路有問題，所以在連接線路上一定要保證每條線是否正確。5.2思考題(1)IN_B=1、LDRO=1實現(xiàn)了什么數(shù)據(jù)通路？答：實現(xiàn)了TN單元到R0寄存器的數(shù)據(jù)通路。⑵如何實現(xiàn)IN單元的數(shù)據(jù)開關(guān)->BUS->AR->M的數(shù)據(jù)通路？答:K7為1,K6為0,WR/RD/IOM為011且LDAR置為1,將IN單元中的數(shù)寫入AR中。(3)如何實現(xiàn)R0->BUS->M(00100000B)的數(shù)據(jù)通路？答：將IN單元置為00100000,K7置為1,K6置為0;WR/RD/IOM為011,LDAR置為1，對IN單元進行讀

8、操作級即將數(shù)據(jù)總線的數(shù)2011打入到地址寄存器AR中;再將將K7、K6都置為0,WR/RD/IOM為100且LDAR罝為0,將R0中的數(shù)寫入MEM中即對存儲器進行寫操作。(4)如何實現(xiàn)M->BUS-〉Lm)的數(shù)據(jù)通路？答:接著將K7、K6都置為1,WR/RD/IOM為010且LDAR置為0,將MEM中的數(shù)寫入R0中;最后將K7、K6都置為0,WR/RD/IOM為101且LDAR置為0，將R0中的數(shù)寫入OUT中。(3)IN_B>LDRO、W/R、CS、LED_B、W/R(LED)是什么?答：N_B：IN單元的輸入開關(guān)；LDRO：控制K6即控制R0寄存器的輸入開關(guān)；