資源描述:
《函數(shù)信號(hào)發(fā)生器(7)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫(kù)。
1、題目:多功能信號(hào)發(fā)生器的設(shè)計(jì)l摘要:在傳感器設(shè)計(jì)、模擬試驗(yàn)等方面經(jīng)常需要產(chǎn)生一些測(cè)試信號(hào),一臺(tái)能方便產(chǎn)生各種有規(guī)律和不規(guī)則信號(hào)的任意信號(hào)產(chǎn)生器將減少設(shè)備的研制復(fù)雜度。從軟件的角度著手,提出一種任意信號(hào)發(fā)生器軟件的設(shè)計(jì)方法,這種軟件可以在各種任意信號(hào)發(fā)生器硬件之間移植重復(fù)利用,所以具有良好的應(yīng)用前景。介紹本任意信號(hào)產(chǎn)生器的原理及軟件結(jié)構(gòu)設(shè)計(jì)和信號(hào)數(shù)據(jù)的產(chǎn)生方法,給出部分由本任意信號(hào)產(chǎn)生器產(chǎn)生的信號(hào)波形圖?! £P(guān)鍵詞:任意信號(hào)發(fā)生器;軟件設(shè)計(jì);數(shù)字射頻存儲(chǔ)器bcb;信號(hào)波形圖lAbstract:Itisneededtogeneratesometestsignal
2、sinsensordesigningandinexperimentenvironmentsimulating.asetofarbitrarysignalgeneratorwhichcangeneratevariouskindsofregulationandirregularsignalswillreducetheresearchcomplicationsandmanufacturecomplications.thispaperbringsforwardadesigningmethodofsoftwareofthearbitrarysignalgenerato
3、rthrowtheaspectofusingthesoftware.itcanbereusedamongvariouskindsofthearbitrarysignalgenerators,soithasagoodapplicationforeground.thispaperfirstintroducesthemainprinciples,immediatelyafterintroducesthedesigningmethodofthesoftwarestructureandthecreationmethodofthesignaldata,atlastsho
4、wsapartofthewaveformsofthesignaldatacreatedbythearbitrarysignalgenerator. keywords:arbitrarysignalgenerator;softwaredesign;drfmbcb;signalwaveformpicture1、引言在科學(xué)研究、工程教育及生產(chǎn)實(shí)踐中,常常需要用到信號(hào)發(fā)生器。而信號(hào)發(fā)生器的主要功能是為各種場(chǎng)合產(chǎn)生所需的信號(hào)波形。長(zhǎng)期使用的信號(hào)發(fā)生器,大部分是由一些電子元器件組成的模擬電路構(gòu)成的,這類儀器作為信號(hào)源,頻率可達(dá)上百M(fèi)Hz,但是其體積大,損耗也大。E
5、DA技術(shù)是現(xiàn)代電子信息工程領(lǐng)域的一門(mén)新技術(shù)它是在先進(jìn)的計(jì)算機(jī)工作平臺(tái)上開(kāi)發(fā)出來(lái)的一整套電子系統(tǒng)設(shè)計(jì)的軟硬件工具,它提供了先進(jìn)的電子系統(tǒng)設(shè)計(jì)方法。隨著EDA技術(shù)的不斷發(fā)展,當(dāng)大規(guī)??删幊踢壿嬈骷﨔PGA和CPLD出現(xiàn),并有了相應(yīng)EDA設(shè)計(jì)工具之后,其含義就不僅局限在當(dāng)初的電路版圖的設(shè)計(jì)自動(dòng)化概念上,而當(dāng)今的EDA技術(shù)更多的是指芯片內(nèi)的電子系統(tǒng)設(shè)計(jì)自動(dòng)化。硬件描述語(yǔ)言的發(fā)展至今已有幾十年的歷史,并已成功地應(yīng)用到系統(tǒng)的仿真、驗(yàn)證和設(shè)計(jì)綜合等方面。FPGA是英文FieldProgrammableGateArray的縮寫(xiě),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、EP
6、LD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。VHDL(VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成電路硬件描述語(yǔ)言)誕生于1982年,是由美國(guó)國(guó)防部開(kāi)發(fā)的一種快速設(shè)計(jì)電路的工具,目前已經(jīng)成為IEEE(TheInstituteofElectricalandElectronicsEngineers)的一種工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言。相比傳統(tǒng)的電路系統(tǒng)的設(shè)計(jì)方法,
7、VHDL具有多層次描述系統(tǒng)硬件功能的能力,支持自頂向下(ToptoDown)和基于庫(kù)(LibraryBased)的設(shè)計(jì)的特點(diǎn),因此設(shè)計(jì)者可以不必了解硬件結(jié)構(gòu)。從系統(tǒng)設(shè)計(jì)入手,在頂層進(jìn)行系統(tǒng)方框圖的劃分和結(jié)構(gòu)設(shè)計(jì),在方框圖一級(jí)用VHDL對(duì)電路的行為進(jìn)行描述,并進(jìn)行仿真和糾錯(cuò),然后在系統(tǒng)一級(jí)進(jìn)行驗(yàn)證,最后再用邏輯綜合優(yōu)化工具生成具體的門(mén)級(jí)邏輯電路的網(wǎng)表,下載到具體的FPGA器件中去,從而實(shí)現(xiàn)可編程的專用集成電路(ASIC)的設(shè)計(jì)。波形發(fā)生器在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。例如在通信、廣播、電視系統(tǒng)中,都需要射頻(高頻)發(fā)射,這里的射頻波就是載波,把音頻(低
8、頻)、視頻信號(hào)或脈沖信號(hào)運(yùn)載出去,就需要能夠產(chǎn)生高頻