基于fpga 的vme 自定義總線(xiàn)接口設(shè)計(jì)

《基于fpga 的vme 自定義總線(xiàn)接口設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線(xiàn)閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、基于FPGA的VME自定義總線(xiàn)接口設(shè)計(jì)　　1引言　　在光刻機(jī)雙工件臺(tái)控制系統(tǒng)中,VME總線(xiàn)使用了三個(gè)接口共430根線(xiàn)路接入,通過(guò)背板互聯(lián)的有P1,P2兩個(gè)接口320根線(xiàn)路接入。實(shí)際上VME標(biāo)準(zhǔn)協(xié)議并沒(méi)有完全使用全部線(xiàn)路,而是為用戶(hù)預(yù)留了部分自定義線(xiàn)路,增加了設(shè)計(jì)的靈活性。由于VME總線(xiàn)主要用于工控機(jī)與各板卡的通信,同步控制卡與激光計(jì)數(shù)卡和光柵譯碼卡使用總線(xiàn)就會(huì)產(chǎn)生嚴(yán)重沖突,影響采用是實(shí)時(shí)性,因此這里將VME總線(xiàn)中未使用的管腳作為自定義總線(xiàn)管腳,這樣避免了增加新的硬件接口,而且在硬件設(shè)計(jì)上可以和VME總線(xiàn)一起考慮?！　∽远x同步

2、總線(xiàn)數(shù)據(jù)傳輸完全根據(jù)主控總線(xiàn)提供的時(shí)序進(jìn)行,地址線(xiàn)包含了對(duì)數(shù)據(jù)發(fā)送和接收方的定義。每個(gè)總線(xiàn)傳輸周期中,數(shù)據(jù)發(fā)送端和接收端的身份根據(jù)地址尋址關(guān)系自動(dòng)切換,而避免了總線(xiàn)控制權(quán)更迭時(shí)的握手,及數(shù)據(jù)傳輸優(yōu)先級(jí)或傳輸搶占等問(wèn)題,總線(xiàn)控制信號(hào)來(lái)自同一個(gè)時(shí)鐘域,從節(jié)點(diǎn)僅響應(yīng)控制信號(hào),可忽略節(jié)點(diǎn)間時(shí)鐘相位差影響。在每個(gè)伺服周期,設(shè)計(jì)了一個(gè)數(shù)據(jù)傳輸序列來(lái)實(shí)現(xiàn)共享數(shù)據(jù)交互。數(shù)據(jù)傳輸序列由若干個(gè)總線(xiàn)傳輸周期構(gòu)成,每個(gè)周期完成32bit的數(shù)據(jù)共享。通過(guò)設(shè)定總線(xiàn)地址來(lái)設(shè)置數(shù)據(jù)傳輸序列的傳輸內(nèi)容,當(dāng)所有的設(shè)定總線(xiàn)地址被遍歷,則當(dāng)前周期數(shù)據(jù)傳輸已經(jīng)完成,所

3、有被規(guī)劃傳輸?shù)臄?shù)據(jù)都被所有的運(yùn)動(dòng)控制卡所共享?！　?VME自定義總線(xiàn)邏輯協(xié)議的實(shí)現(xiàn)　　VME自定義總線(xiàn)是一條并行運(yùn)行的總線(xiàn),該總線(xiàn)　　采用數(shù)據(jù)廣播的方式,可以方便各個(gè)板塊同時(shí)接收同一個(gè)數(shù)據(jù)。其由同步控制卡提供5KHz時(shí)鐘,每200us同步控制卡將數(shù)據(jù)鎖存線(xiàn)拉高,向光柵譯碼卡發(fā)出一個(gè)脈沖,此時(shí)光柵譯碼卡和激光干涉儀等設(shè)備鎖存該時(shí)刻的數(shù)據(jù),其讀數(shù)不再發(fā)生變化,然后同步控制卡產(chǎn)生一連串的讀取信號(hào),將各個(gè)光柵尺的數(shù)據(jù)讀出。同時(shí)切換總線(xiàn)上的地址,并生成采樣保持,讀取和地址三個(gè)信號(hào)置于自定義總線(xiàn),運(yùn)動(dòng)控制卡通過(guò)對(duì)自身所需的地址的識(shí)別在讀信

4、號(hào)低電平時(shí)獲得相應(yīng)位置傳感器的信號(hào)?！　?.1VME自定義總線(xiàn)接口的實(shí)現(xiàn)　　VME自定義總線(xiàn)在VME的P2口上,時(shí)鐘頻率是5KHz,用于傳輸激光干涉儀和光柵尺的測(cè)量數(shù)據(jù)。在實(shí)際應(yīng)用中,位置環(huán)采樣周期為200us,并且有大量的實(shí)時(shí)伺服數(shù)據(jù)在運(yùn)動(dòng)控制卡與光柵譯碼卡之間、運(yùn)動(dòng)控制卡與運(yùn)動(dòng)控制卡之間、運(yùn)動(dòng)控制卡與同步總線(xiàn)控制卡之間交換。如果在運(yùn)動(dòng)控制中,這些伺服數(shù)據(jù)使用VME總線(xiàn)進(jìn)行交換,則會(huì)堵塞系統(tǒng)總線(xiàn),使PoE的P2自定義接口,構(gòu)造自定義局部總線(xiàn)。并設(shè)計(jì)專(zhuān)用同步總線(xiàn)控制模塊對(duì)同步總線(xiàn)進(jìn)行控制。自定義同步總線(xiàn)接口邏輯同樣采用FPGA

5、芯片來(lái)實(shí)現(xiàn),使其達(dá)到靈活、可靠、集成度高的設(shè)計(jì)要求?！　∽远x同步總線(xiàn)的主控制器由運(yùn)動(dòng)控制系統(tǒng)中的同步總線(xiàn)控制卡來(lái)實(shí)現(xiàn),而運(yùn)動(dòng)控制卡中只需實(shí)現(xiàn)自定義總線(xiàn)的從接口。從控制器結(jié)構(gòu)如所示,其功能包含以下方面:　　(1)提供DSP對(duì)于雙口RAM訪(fǎng)問(wèn)的地址譯碼,將DSP的標(biāo)準(zhǔn)EMIF接口時(shí)序轉(zhuǎn)換成雙口RAM訪(fǎng)問(wèn)時(shí)序,該功能在EMIF時(shí)序匹配模塊中完成;　　(2)完成自定義總線(xiàn)的讀寫(xiě)邏輯,當(dāng)自定義總線(xiàn)的地址有效后,數(shù)據(jù)方向控制模塊將判斷當(dāng)前運(yùn)動(dòng)控制卡是數(shù)據(jù)發(fā)送端還是數(shù)據(jù)接收方,以切換數(shù)據(jù)總線(xiàn)方向;　　(3)當(dāng)某一個(gè)特定的自定義總線(xiàn)地址訪(fǎng)問(wèn)

6、出現(xiàn)的時(shí)候,總線(xiàn)時(shí)序匹配模塊將產(chǎn)生中斷信號(hào)提供給DSP,提供同步觸發(fā)?！　?.2同步控制卡VME自定義總線(xiàn)邏輯功能的實(shí)現(xiàn)　　光柵譯碼卡接收來(lái)自光柵尺的信號(hào),實(shí)現(xiàn)對(duì)工件臺(tái)宏動(dòng)部分的位置測(cè)量,測(cè)量數(shù)據(jù)通過(guò)自定義總線(xiàn)傳送給同步控制卡。同步控制卡通過(guò)內(nèi)部的定時(shí)器,產(chǎn)生運(yùn)動(dòng)周期開(kāi)始信號(hào),讀取光柵譯碼卡的數(shù)據(jù),然后將各個(gè)運(yùn)動(dòng)控制卡所需的信號(hào),按照一定的地址編碼,發(fā)送到VME64x總線(xiàn)的自定義總線(xiàn)上,由運(yùn)動(dòng)控制卡接收。運(yùn)動(dòng)控制卡接收到同步控制卡的運(yùn)動(dòng)周期開(kāi)始信號(hào)后,依次接收指令位置和光柵尺數(shù)據(jù),運(yùn)動(dòng)控制卡進(jìn)行數(shù)據(jù)存儲(chǔ)等其他操作,并等待下個(gè)運(yùn)

7、動(dòng)周期的開(kāi)始信號(hào)?！　?duì)于同步控制卡FPGA中邏輯協(xié)議的設(shè)計(jì),采用三段式狀態(tài)機(jī)進(jìn)行設(shè)計(jì),第一段描述次態(tài)寄存器轉(zhuǎn)到現(xiàn)態(tài)寄存器;第二段對(duì)狀態(tài)轉(zhuǎn)移條件進(jìn)行判斷,從而完成狀態(tài)轉(zhuǎn)移變換;第三段描述在各個(gè)狀態(tài)完成的動(dòng)作和對(duì)狀態(tài)轉(zhuǎn)移條件進(jìn)行描述?！　≡跔顟B(tài)S0處檢測(cè)200us的脈沖,因?yàn)橥娇刂瓶?00us向光柵譯碼卡發(fā)出一個(gè)脈沖,光柵譯碼卡接收到該脈沖后就會(huì)鎖存當(dāng)前數(shù)據(jù),當(dāng)脈沖到來(lái)時(shí)則轉(zhuǎn)到S1狀態(tài),否則仍然處于S0。在S1狀態(tài)時(shí)等待20ns,即讓光柵譯碼卡把數(shù)據(jù)鎖存完成,接著轉(zhuǎn)到狀態(tài)S2。在狀態(tài)S2,將地址發(fā)送給光柵譯碼卡,并且等待30

8、ns,讓輸出數(shù)據(jù)穩(wěn)定,然后轉(zhuǎn)到狀態(tài)S3。在狀態(tài)S3,將數(shù)據(jù)鎖存,讀操作的次數(shù)置零,并且將地址發(fā)送給雙口RAM,延時(shí)10ns等待數(shù)據(jù)和地址穩(wěn)定,然后轉(zhuǎn)到狀態(tài)S4。在S4對(duì)雙口RAM進(jìn)行寫(xiě)操作使能,即給寫(xiě)使能引腳置高電平,然后進(jìn)入狀態(tài)S5。在S5將讀操作次數(shù)加1,并判斷是12路數(shù)