eda上機(jī)實(shí)驗(yàn)報(bào)告

《eda上機(jī)實(shí)驗(yàn)報(bào)告》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在工程資料-天天文庫(kù)。

1、EDA上機(jī)實(shí)驗(yàn)報(bào)告班級(jí):021211姓名：張育東學(xué)號(hào)：02121056實(shí)驗(yàn)一：QUARTUSII軟件使用及組合電路設(shè)計(jì)仿真實(shí)驗(yàn)?zāi)康模簩W(xué)習(xí)QUARTUSII軟件的使用，掌握軟件工程的建立、VHDL源文件的設(shè)計(jì)和波形仿真等基本內(nèi)容；實(shí)驗(yàn)內(nèi)容：1.選一多路選擇器的設(shè)計(jì)1.1實(shí)驗(yàn)內(nèi)容首先利用Qiiartusll完成4選1多路選擇器的文本編輯輸入和仿真測(cè)試等步驟，給出仿真波形。步驟：(1)建立工作庫(kù)文件夾和編輯設(shè)計(jì)文件;(2)創(chuàng)建工程；(3)編譯前設(shè)置；(4)全程編譯；(5)吋序仿真。1.2程序設(shè)計(jì):librar

2、yiccc;useieee.std_logic_l164.al1;entitymuxdlisport(s:INSTD_LOGiC_VECTOR(lDOWNTO0);a,b,c,d:INSTD_LOGIC;y:outstdlogicendmux41;architecturebehaviorofmuxdlisbeginprocess(s)beginIFs="00"THENy<=a;ELSIFs:"01"THENy<=b；RLSTFs=〃10〃THENy<=c；ELSIFs="ll"THENy<=d;ENDI

3、F;ENDPROCESS;ENDBEHAVIOR;1.3仿真波形SimulationWaveforms3PSeO.Ons160,0ns2400ns320.0ns400,0ns4€0,0ns5600ns640,0ns720.0ns800.0ns8800ns9600nsMosierTimeBar;APSo3j>s圉圉圏TJ1US0000.0000JUUUUOTJTTU[o]LTLTLT■mrJLT_rJIWAT~uLT[l]juuuijuinrJIWUOTuuuwTOJUITjuwJKuLTJW~i_rLT

4、AT_rLTJIT_rJKn_r^JWJKTJLTLTLTLTLTJITr醐讕曬匾腳則LrwuuMrwwnjwuranjLnruuiiwiMuiZZXMD[2][3][0][l]jimnnnnrifTOuinArwmjWLn_n_n_r?iw>LrwwiwiTOUiTOLririruirLnjin_r圖四選一多路選擇器波形仿真結(jié)果1.4結(jié)果分析通過(guò)對(duì)實(shí)驗(yàn)結(jié)果的研究，可以發(fā)現(xiàn)該程序成功實(shí)現(xiàn)了4選1多路選擇器的功能。當(dāng)s=00時(shí)，y=a；s=01時(shí)，y=b；s=10時(shí)，y=c；s=ll時(shí)，y=d.完全實(shí)現(xiàn)了

5、4選1多路選擇器的功能。2.七段譯碼器程序設(shè)計(jì)仿真2.1實(shí)驗(yàn)原理：7段數(shù)碼是純組合電路，通常的小規(guī)模專用1C,如74或4000系列的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)屮的數(shù)據(jù)處理和運(yùn)算都是2進(jìn)制的，所以輸出表達(dá)都是16進(jìn)制的，為了滿足16進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用VIIDL譯碼程序在FPGA或CPLD中實(shí)現(xiàn)。本項(xiàng)實(shí)驗(yàn)很容易實(shí)現(xiàn)這一目的。例1作為7段BCD碼譯碼器的設(shè)計(jì)，輸出信號(hào)LRD7S的7位分別接如實(shí)驗(yàn)圖1數(shù)碼管的7個(gè)段，高位在左，低位在衣。例如當(dāng)LED7S輸出為"0010010"

6、吋，數(shù)碼管的7個(gè)段：g、f、e、d、c、b、a分別接0、0、1、0、0、1、0，實(shí)驗(yàn)中的數(shù)碼管為共陽(yáng)極的，接省低電平的段發(fā)亮，于是數(shù)碼管顯示“5”。COMabafbgecd?eCOMc引腳圖M-M-W-K1-M-M-M-共陰極o3，b吻cd，e，f，g，曲3o—bo—~W———Co——do——eo——fa——w—go-—M—db

7、仿真波形。2.3程序設(shè)計(jì)：libraryieee;useieee.stdlogic1164.all;entitymu7isport(dat:instd_logic_vector(3downto0);1ed:outstd_logic_vector(6downto0));endmu7;architecturebehaveofmu7issignaltmp:std_logic_vector(6downto0);beginprocess(dat)begincasedatiswhen〃0000"=>tmp〈="00

8、00001〃；when"0001"=〉tmp<="1001111";when〃0010"=>tmp<="0010010〃；when〃0011"=>tmp<="0000110";when"OlOCTOtmpnOOllOO";when〃0101〃=〉tmp<=〃0100100";when"0110"=>tmp<=〃0100000";when〃0111〃=>tmp<="0001111";when"1000"=>tmp〈="0000000";whe