資源描述：
《基于pci軟“核”的pci總線接口設計與實現》由會員上傳分享，免費在線閱讀，更多相關內容在工程資料-天天文庫。
1、基于PCI軟“核”的PCI總線接口設計與實現
2、第1根據插卡的功能進行最優(yōu)化，不必實現所有的PCI功能機以將PCI插卡的用戶邏輯與PCI接口邏輯集成在一個芯片上，實現緊湊的系統(tǒng)設計。當系統(tǒng)升級時，只需更改可編程器件的邏輯，無需更新PCB版圖。許多可編程器件產生廠商都提供經過測試的PCI接口功能模塊，如Xilinx公司的LogiCore,Altera公司的AMPP（AlteraMegafunctionPartnersProngam）。下面介紹用Xilinx公司的LogiCore來實現控制連接在PCI局部總線上的外設。1Xi
3、linx公司的LogiCore簡介Xilinx公司的LogiCore邏輯框圖如圖2所示?？梢钥闯?，該LogiCore的功能是將左邊復雜的PCI接口轉換成右邊的用戶接口信號：周期控制信號（包括用于配置PCI接口的信號CEG[255:0]）、從設備控制信號、主設備控制信號、狀態(tài)機信號等。其主要的功能是起一個橋梁作用，完成用戶設備與PCI總線的信息傳送，并且可以在BusMaster方式下直接訪問系統(tǒng)主存儲器。圖2的LogiCorem邏輯框圖只給出Xilinx的LogiCore中與PCIMaster控制器有關的關鍵信號?，F在就
4、以上信號進行介紹：PCIHost端總線接口：AD[31：0] 基于PCI軟“核”的PCI總線接口設計與實現
5、第1根據插卡的功能進行最優(yōu)化，不必實現所有的PCI功能機以將PCI插卡的用戶邏輯與PCI接口邏輯集成在一個芯片上，實現緊湊的系統(tǒng)設計。當系統(tǒng)升級時，只需更改可編程器件的邏輯，無需更新PCB版圖。許多可編程器件產生廠商都提供經過測試的PCI接口功能模塊，如Xilinx公司的LogiCore,Altera公司的AMPP（AlteraMegafunctionPartnersProngam）。下面介紹用Xilinx公司
6、的LogiCore來實現控制連接在PCI局部總線上的外設。1Xilinx公司的LogiCore簡介Xilinx公司的LogiCore邏輯框圖如圖2所示?？梢钥闯?，該LogiCore的功能是將左邊復雜的PCI接口轉換成右邊的用戶接口信號：周期控制信號（包括用于配置PCI接口的信號CEG[255:0]）、從設備控制信號、主設備控制信號、狀態(tài)機信號等。其主要的功能是起一個橋梁作用，完成用戶設備與PCI總線的信息傳送，并且可以在BusMaster方式下直接訪問系統(tǒng)主存儲器。圖2的LogiCorem邏輯框圖只給出Xilinx的L
7、ogiCore中與PCIMaster控制器有關的關鍵信號。現在就以上信號進行介紹：PCIHost端總線接口：AD[31：0]時分復用地址/數據信號，在幀信號有效的一個時鐘AD[31:0]上的信號為地址信號。C/BE[3:0]命令/字節(jié)使能信號，在幀信號有效的第一個節(jié)拍，指示總線作業(yè)類型。FRAMF由總線上設備驅動，指明傳輸的起始時間和終止時間，在該信號有效期間表示總線傳輸開始，當該信號無效時，傳輸的是最后一個數據節(jié)拍。IRDY由總線主設備驅動，讀操作時表示總線傳輸開始，當該信號無效時，傳輸的最后一個數據節(jié)拍。IRDY由
8、總線主設備驅動，讀操作時表示已準備好接受數據，寫操作時表示有效數據已經在數據上。TRDY由從設備驅動，讀操作時從設備正在把有效數據放在數據總線上；寫操作時表示從設備準備接受來自Host的數據。DEBSEL譯碼出的地址在該設備的地址范圍內時，則該信號有效。IDSEL配置讀、寫期間由Host發(fā)出的片選信號。STOP從設備向Host表示停止目前信號的傳送。PAR奇偶校驗信號，它通過AD[31:0]和C/BE[3:0]進行奇偶校驗。PERR該信號只報告數據奇偶校驗錯。SERR該信號只報靠地址奇偶校驗錯，或者特殊命令序列中的數據
9、奇偶校驗錯。INTR_A表示PCI設備請求中斷。REQ表示總線主設備向仲裁器發(fā)出要占用PCI總線的請求。User端總線接口：ADIO[31:0]地址數據復用總線，該總線由三態(tài)緩沖器驅動。ADDR[31:0]在地址周期，輸出PCI總線當前作業(yè)的起始地址。DEVSEL_USR是DEVSEL信號的“克隆”版本。FRAME_USR是FRAME信號的“克隆”版本。500)this.style.ouseg(this)">STOP_USR是STOP信號的“克隆”版本。CFG_HIT表明一個有效的配置周期開始。ADDR_VLD表明當前
10、作業(yè)地址線的起始地址有效。S_SRC_EN在Slave模式讀操作期間，告訴用戶模塊驅動下一片數據到總線ADIO[31:0]上。S_DATA_VLD表明當前ADIO[31:0]上的數據為有效數據（在Slave模式下）。BASE_HIT[7:0]表明基地址寄存器譯碼并選中相應的PCI映射空間。CFG[255:0]PCI設備配置空間接口
