基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告

基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告

ID:24143529

大?。?.92 MB

頁(yè)數(shù):52頁(yè)

時(shí)間:2018-11-12

基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告_第1頁(yè)
基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告_第2頁(yè)
基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告_第3頁(yè)
基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告_第4頁(yè)
基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告_第5頁(yè)
資源描述:

《基于FPGA的DDS仿真與設(shè)計(jì)報(bào)告》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)

1、YibinUniversity電子信息科學(xué)與技術(shù)專業(yè)本科生EDA設(shè)計(jì)報(bào)告題目基于FPGA的DDS仿真與設(shè)計(jì)專業(yè)電子信息科學(xué)與技術(shù)基于FPGA的DDS仿真與設(shè)計(jì)摘要:本文論述了直接數(shù)字頻率合成技術(shù)(DDS)的信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)。本設(shè)計(jì)是以DDS芯片CycloneⅡ:EP2C5T144C8為頻率合成器的函數(shù)信號(hào)發(fā)生器。本文分析了DDS的設(shè)計(jì)原理,基于VHDL語(yǔ)言進(jìn)行系統(tǒng)建模等,同時(shí)利用QuartusⅡ編譯平臺(tái)完成一個(gè)具體DDS芯片的設(shè)計(jì),詳細(xì)闡述了基于VHDL編程的DDS設(shè)計(jì)方法步驟。利用Altera公司的QuartusⅡ開發(fā)軟件,

2、完成DDS核心部分即相位累加器和RAM查找表的設(shè)計(jì),可得到相位連續(xù)、頻率可變的信號(hào),并通過單片機(jī)配置FPGA的E^2PROM完成對(duì)DDS硬件的下載,最后完成每個(gè)模塊與系統(tǒng)的時(shí)序仿真。由于FPGA的可編程性,使得修改和優(yōu)化DDS的功能非??旖荨jP(guān)鍵字:DDS,QuartusⅡ,F(xiàn)PGA中圖分類號(hào):TN引言:隨著現(xiàn)代電子技術(shù)的不斷發(fā)展,在通信系統(tǒng)中往往需要在一定頻率范圍內(nèi)提供一系列穩(wěn)定和準(zhǔn)確的頻率信號(hào),一般的振蕩器己不能滿足要求,這就需要頻率合成技術(shù)。直接數(shù)字頻率合成(DirectDigitalFrequen2cySynthesis,D

3、DS)是把一系列數(shù)據(jù)量形式的信號(hào)通過D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號(hào)合成技術(shù)。目前在高頻領(lǐng)域中,利用FPGA來(lái)設(shè)計(jì)符合自己需要的DDS系統(tǒng)就是一個(gè)很好的解決方法。正文:目錄第一章緒論41.1、DDS引言41.2、直接數(shù)字合成器的概念及其發(fā)展41.3、DDS技術(shù)在國(guó)內(nèi)研究狀況及其發(fā)展趨勢(shì)51.4、頻率合成器種類與技術(shù)發(fā)展趨勢(shì)61.5、DDS優(yōu)勢(shì)61.6、課題主要研究?jī)?nèi)容和設(shè)計(jì)要求7第二章超大規(guī)模集成電路設(shè)計(jì)介紹72.1、引言72.1.1、EDA技術(shù)的含義及特點(diǎn)82.1.2、EDA技術(shù)的主要內(nèi)容82.2、可編程邏輯器件FPGA92.3

4、、硬件描述語(yǔ)言(HDL)112.3.1、VHDL簡(jiǎn)介112.3.2、VHDL的主要特點(diǎn)122.3.3、VHDL語(yǔ)言的優(yōu)勢(shì)122.4、軟件開發(fā)工具14第三章DDS工作原理和主要特點(diǎn)143.1、DDS的基本工作原理153.1.1、DDS采樣量化153.1.2、DDS的基本參數(shù)推導(dǎo)173.2、DDS的主要特點(diǎn)183.3、DDS建模18第四章用VHDL來(lái)編程實(shí)現(xiàn)和仿真204.1、VHDL編程實(shí)現(xiàn)204.1.1、頻率控制字的生成模塊204.1.2、頻率控制字的VHDL實(shí)現(xiàn)程序214.1.3、32位加法器的生成模塊214.1.4、32位加法器的

5、宏模塊224.1.5、32位寄存器的生成模塊及VHDL實(shí)現(xiàn)程序224.1.6、存放波表Rom的生成模塊及宏模塊234.1.7、整體模塊設(shè)計(jì)244.2、用QuartusⅡ進(jìn)行DDS仿真244.2.1、QuartusⅡ軟件簡(jiǎn)介254.2.2、用QuartusⅡ的仿真步驟和圖像264.2.3、注意事項(xiàng)29第五章結(jié)束語(yǔ)305.1、總結(jié)305.2、參考文獻(xiàn)315.3、致謝325.4、附錄32第一章緒論1.1、DDS引言頻率合成技術(shù)是將一個(gè)(或多個(gè))基準(zhǔn)頻率變換成另一個(gè)(或多個(gè))合乎質(zhì)量要求的所需頻率的技術(shù)。在通信、雷達(dá)、導(dǎo)航、電子偵察、干擾等

6、眾多領(lǐng)域都有應(yīng)用。1971年3月美國(guó)學(xué)者J.Tierncy,C.M.Rader和B.Gold首次提出了直接數(shù)字頻率合成(DDS—DirectDigitalSynthesis)技術(shù)。這是一種從相位概念出發(fā)直接合成所需要的波形的新的全數(shù)字頻率合成技術(shù)。同傳統(tǒng)的頻率合成技術(shù)相比,DDS技術(shù)具有極高的頻率分辨率、極快的變頻速度,變頻相位連續(xù)、相位噪聲低,易于功能擴(kuò)展和全數(shù)字化便于集成,容易實(shí)現(xiàn)對(duì)輸出信號(hào)的多種調(diào)制等優(yōu)點(diǎn),滿足了現(xiàn)代電子系統(tǒng)的許多要求,因此得到了迅速的發(fā)展。1.2、直接數(shù)字合成器的概念及其發(fā)展隨著通信、數(shù)字電視、衛(wèi)星定位、航空

7、航天和遙控遙測(cè)技術(shù)的不斷發(fā)展,對(duì)頻率源的頻率穩(wěn)定度、頻譜純度、頻率范圍和輸出頻率個(gè)數(shù)的要求越來(lái)越高。為了提高頻率穩(wěn)定度,經(jīng)常采用晶體振蕩器等方法來(lái)解決,但它不能滿足頻率個(gè)數(shù)多的要求,因此,目前大量采用頻率合成技術(shù)—DDS即DirectDigitalSynthesizer,中文名稱是直接數(shù)字合成器,是一種新型的頻率合成技術(shù),具有較高的頻率分辨率,可以實(shí)現(xiàn)快速的頻率切換,并且在改變時(shí)能夠保持相位的連續(xù),很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制,以其使用方便和品路分辨率高等優(yōu)點(diǎn),在現(xiàn)代通信領(lǐng)域得到越來(lái)越廣泛的應(yīng)用。用VHDL語(yǔ)言對(duì)DDS進(jìn)行功

8、能描述,方便在不同的實(shí)現(xiàn)方式下移植和修改參數(shù),因而逐步成為DDS設(shè)計(jì)主流,而且在Alter公司開發(fā)的Maxplus2中,不僅提供了方便的VHDL編譯和綜合平臺(tái),還集成了可供程序?qū)?yīng)下載的FPGA器件等大量芯片,大大縮短了DDS的設(shè)計(jì)和

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文

此文檔下載收益歸作者所有

當(dāng)前文檔最多預(yù)覽五頁(yè),下載文檔查看全文
溫馨提示:
1. 部分包含數(shù)學(xué)公式或PPT動(dòng)畫的文件,查看預(yù)覽時(shí)可能會(huì)顯示錯(cuò)亂或異常,文件下載后無(wú)此問題,請(qǐng)放心下載。
2. 本文檔由用戶上傳,版權(quán)歸屬用戶,天天文庫(kù)負(fù)責(zé)整理代發(fā)布。如果您對(duì)本文檔版權(quán)有爭(zhēng)議請(qǐng)及時(shí)聯(lián)系客服。
3. 下載前請(qǐng)仔細(xì)閱讀文檔內(nèi)容,確認(rèn)文檔內(nèi)容符合您的需求后進(jìn)行下載,若出現(xiàn)內(nèi)容與標(biāo)題不符可向本站投訴處理。
4. 下載文檔時(shí)可能由于網(wǎng)絡(luò)波動(dòng)等原因無(wú)法下載或下載錯(cuò)誤,付費(fèi)完成后未能成功下載的用戶請(qǐng)聯(lián)系客服處理。