資源描述：
《多狀態(tài)機的協(xié)同設(shè)計》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、多狀態(tài)機的協(xié)同設(shè)計
2、第1內(nèi)容加載中... 隨著微電子技術(shù)的迅速發(fā)展，人們對數(shù)字系統(tǒng)的需求也在提高[1]。不僅要有完善的功能，而且對速度也提出了很高的要求。對于大部分?jǐn)?shù)字系統(tǒng)，都可以劃分為控制單元和數(shù)據(jù)單元兩個組成部分。通常，控制單元的主體是一個有限狀態(tài)機，它接收外部信號以及數(shù)據(jù)單元產(chǎn)生的狀態(tài)信息，產(chǎn)生控制信號序列。有限狀態(tài)機設(shè)計的關(guān)鍵是如何把一個實際的時序邏輯關(guān)系抽象成一個時序邏輯函數(shù),傳統(tǒng)的電路圖輸入法通過直接設(shè)計寄存器組來實現(xiàn)各個狀態(tài)之間的轉(zhuǎn)換,而用硬件描述語言來描述有限狀態(tài)機,往往是通過充分發(fā)
3、揮硬件描述語言的抽象建模能力，通過對系統(tǒng)在系統(tǒng)級或寄存器傳輸級進行描述來建立有限狀態(tài)機。EDA工具的快速發(fā)展，使通過CAD快速設(shè)計有限狀態(tài)機自動化成為可能。傳統(tǒng)上在系統(tǒng)級和寄存器傳輸級完成VHDL的描述主要分以下幾步:(1)分析控制器設(shè)計指標(biāo),建立系統(tǒng)算法模型圖;(2)分析被控對象的時序狀態(tài),確定控制器有限狀態(tài)機的各個狀態(tài)及輸入.輸出條件;(3)應(yīng)用VHDL語言完成描述。使用XILINX的ISE6.1軟件包的輔助工具STATECAD能加速有限狀態(tài)機設(shè)計，大大簡化狀態(tài)機的設(shè)計過程，實現(xiàn)狀態(tài)機設(shè)計的自動
4、化。使用STATECAD進行狀態(tài)機設(shè)計的流程如下：(1)分析控制器設(shè)計指標(biāo),建立系統(tǒng)算法模型圖;(2)分析被控對象的時序狀態(tài),確定控制器有限狀態(tài)機的各個狀態(tài)及輸入.輸出條件;(3)在STATECAD中輸入有限狀態(tài)機狀態(tài)圖，自動產(chǎn)生VHDL模型描述，使用STATEBENCH進行狀態(tài)轉(zhuǎn)移分析,分析無誤后使用導(dǎo)出VHDL模型塊到ISE中進行仿真后綜合，實現(xiàn)到CPLD或FPGA的映射。設(shè)計人員的主要工作在第一步。第二步，第三步基本上可以通過STATECAD完成有限狀態(tài)機的自動生成和分析，還可以利用分析結(jié)果來
5、對被控對象的邏輯進行分析，改進，完善系統(tǒng)控制邏輯。在需要并行處理的場合，往往需要采用多狀態(tài)機來完成系統(tǒng)的控制任務(wù)，這時狀態(tài)機之間的同步問題往往是設(shè)計者需要仔細(xì)考慮的問題。如果采用完全人工輸入代碼的方法來設(shè)計，往往力不從心。采用STATECAD完成整個控制邏輯的設(shè)計并對設(shè)計結(jié)果進行驗證更能體現(xiàn)CAD設(shè)計方法的優(yōu)勢，加速產(chǎn)品開發(fā)進度，提高設(shè)計生產(chǎn)率。下面以一個雙狀態(tài)機設(shè)計過程來介紹如何使用STATECAD進行多狀態(tài)機的協(xié)同設(shè)計。有二個狀態(tài)機，一個負(fù)責(zé)對M0寫，一個負(fù)責(zé)對M0讀操作，為了簡單起見，系統(tǒng)已經(jīng)
6、盡量簡化了。負(fù)責(zé)對M0寫的狀態(tài)機包括四個狀態(tài)：STATE0：寫狀態(tài)機復(fù)位后初始化；0full；m0full：M0滿狀態(tài)；m00emptym0empty：M0空狀態(tài)m0read0空時轉(zhuǎn)入read0狀態(tài)負(fù)責(zé)對M0寫的狀態(tài)機必須知道M0是空的，而負(fù)責(zé)對M0讀的狀態(tài)機必須知道M0是滿的才能讀。讀完了通知負(fù)責(zé)對M0寫的狀態(tài)機M0是空的，可以寫了。二個狀態(tài)機同時并行工作。M0寫的狀態(tài)機在寫操作完了，就等待M0空。M0讀的狀態(tài)機在讀操作完了，就等待M0滿。在STATECAD中，狀態(tài)本身可以作為其他狀態(tài)機的轉(zhuǎn)移條件
7、。這也正是在進行多狀態(tài)機的協(xié)同設(shè)計中最需要的功能，能大大方便多狀態(tài)機的設(shè)計。輸入完狀態(tài)圖，就基本完成了狀態(tài)機的設(shè)計過程。進行邏輯優(yōu)化（工具自動進行邏輯優(yōu)化）后，使用STATEBENCH進行狀態(tài)轉(zhuǎn)移分析。以下是自動狀態(tài)轉(zhuǎn)移模擬波形。由以上的波形看到狀態(tài)機的工作過程符合設(shè)計邏輯。對單獨的器件操作也許不需要采用多狀態(tài)機的設(shè)計方法，但在多器件需要并行工作時，多狀態(tài)機的協(xié)同設(shè)計就顯得必要了。導(dǎo)出VHDL模型塊到ISE中進行仿真后綜合,這里就不多講了，以下是產(chǎn)生的代碼：--D:XILINXTUTORIALDUO
8、ZTJI.vhd
