位移雙向位寄存器的設(shè)計(jì)

《位移雙向位寄存器的設(shè)計(jì)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、河南科技學(xué)院新科學(xué)院EDA課程設(shè)計(jì)報(bào)告題目：32位移位寄存器設(shè)計(jì)專業(yè)班級：電氣工程及其自動化106姓　　名：程琦指導(dǎo)教師：付廣春完成日期：2013年01月01日32位雙向移位寄存器設(shè)計(jì)設(shè)計(jì)要求：完成以下功能特性的雙向32位移位寄存器。同時(shí)要求有使能端，用1602顯示。摘要：移位寄存器的功能即是對每一個上升沿到來時(shí)，并且寄存器使能是0時(shí)，對輸入按照移位模式控制信號的要求實(shí)現(xiàn)輸出的左移和右移。32位移位寄存器可有4個八位的移位寄存器的邏輯關(guān)系來實(shí)現(xiàn)關(guān)鍵詞：寄存器，上升沿，使能端1引言移位寄存器使我們學(xué)習(xí)生活包括開發(fā)研究道路上不可或缺的一部分。隨著社會的發(fā)展，社會主義市場經(jīng)

2、濟(jì)不斷繁榮，各種裝飾用的流水燈、廣告彩燈、宣傳畫越來越多的出現(xiàn)在人民的生活當(dāng)中，在大型晚會的現(xiàn)場，更是用的淋漓盡致，這些裝飾控制設(shè)備多數(shù)要用移位寄存器來實(shí)現(xiàn)，因此，移位寄存器的研究和設(shè)計(jì)就變的至關(guān)重要。2總體設(shè)計(jì)方案因移位寄存器由多種不同的描述和設(shè)計(jì)方案，我們可以依據(jù)要求設(shè)列出最好最簡單的設(shè)計(jì)方案。首先，要完成雙向的32位移位寄存器，就首先必須要實(shí)現(xiàn)8位移位寄存器作為基礎(chǔ)。其次，在4個8個移位寄存器的基礎(chǔ)上達(dá)到32位移位寄存器的功能。第一要有模式控制輸入，來控制移位寄存器的移位方向；第二，有使能端，即在什么情況下移位寄存器才可以正常工作，才可以實(shí)現(xiàn)模位控制，是左移還是

3、右移，這就要求使能是模式控制輸入的前提；然后是脈沖控制信號，由題意可知，移位寄存器是在上升沿觸發(fā)的，即在每一次上升沿到來時(shí)，移位寄存器使輸入按照模位控制的要求向左或向右移一位；最后輸入和輸出，都要用到32并行輸入和輸出。2.1設(shè)計(jì)思路①8位移位寄存器由設(shè)計(jì)要求可知，要實(shí)現(xiàn)8位的雙向移位寄存器，并且還有使能端。我們可令CLK為移位時(shí)鐘信號，D為8位并行預(yù)置數(shù)據(jù)端口，LOAD為并行數(shù)據(jù)預(yù)置使能信號，QB為串行輸出端口，LEFT_RIGHT為移位模式控制數(shù)。此移位寄存器的工作方式是：當(dāng)CLK得上升沿到來時(shí)，過程被啟動，如果這時(shí)預(yù)置使能端LOAD為低電平，且移位模式控制數(shù)LE

4、FT_RIGHT為1時(shí)，則最高位被移入寄存器中，其他7位依次左移一位同步并行置入移位寄存器中；如果移位模式控制數(shù)LEFT_RIGHT為0時(shí)，則最低位被移入寄存器中，其他7位依次左移一位同步并行置入移位寄存器中。但如果這時(shí)預(yù)置使能端LOAD為高電平時(shí)，則移位寄存器將輸入數(shù)據(jù)并行依次送往輸出，最后在8位的基礎(chǔ)上來實(shí)現(xiàn)32位的更高功能。②32位移位寄存器在8位的基礎(chǔ)上，運(yùn)用元件例化，引入一種邏輯關(guān)系，將預(yù)先設(shè)計(jì)好的8位移位寄存器模塊定義為一個元件，然后利用特定的語句將此元件與當(dāng)前的設(shè)計(jì)實(shí)體中指定端口相連接，從而為32位移位寄存器的設(shè)計(jì)實(shí)體引進(jìn)一個新的、低一級的設(shè)計(jì)層次。3設(shè)

5、計(jì)原理分析83.1分布設(shè)計(jì)①8位移位寄存器的設(shè)計(jì)當(dāng)使能端使能，即LOAD=0，且脈沖信號上升沿到來時(shí)，可根據(jù)移位模式控制數(shù)LEFT_RIGHT來確定移位的方向，若移位模式控制數(shù)LEFT_RIGHT=0，則實(shí)現(xiàn)循環(huán)向右移，這時(shí)可先將輸入的最低位放入輸出的最高位寄存器中，輸出的其他位依次向右移一位，放入輸出的低7個寄存器中，可用以下語句實(shí)現(xiàn)：REG[7]<=d[0];REG[6:0]<=d[6:1];若移位模式控制數(shù)LEFT_RIGHT=1，則實(shí)現(xiàn)循環(huán)向左移，這時(shí)可先將輸入的最高位放入輸出的最低位寄存器中，輸出的其他位依次向左移一位，放入輸出的高7個寄存器中，可用以下語句

6、實(shí)現(xiàn)：REG[7]<=c0；REG[6:0]<=REG[7:1];cy<=REG[0];當(dāng)使能端LOAD=1，即寄存器不工作時(shí)，不論脈沖信號是否有上升沿，且移位模式控制數(shù)LEFT_RIGHT的值為何知，輸入和輸出都不會有任何差異，即不會產(chǎn)生移位?？捎谜Z句REG[0]<=c0;REG[7:1]<=REG[6:0];cy<=REG[7];實(shí)現(xiàn)。其中記8位移位寄存器的模塊名位shft2。編程時(shí)，由于case語句中的種種遺漏，會導(dǎo)致時(shí)序模塊的引入，會是綜合所得的RTL圖中輸出口含反饋線路，即含鎖存器線路，因此當(dāng)case語句條件句中未能“歷數(shù)”所有條件時(shí)，一定要用default

7、語句將case語句中未出現(xiàn)的賦值語句指明其操作。圖18位移位寄存器②32位移位寄存器的設(shè)計(jì)用8位移位寄存器實(shí)現(xiàn)32位移位寄存器的功能，要用到元件例化。元件例化是使Verilog設(shè)計(jì)模塊構(gòu)成自上而下層次化設(shè)計(jì)的一種重要途徑。8元件例化是可以多層次的，一個調(diào)用了較低層次元件的頂層設(shè)計(jì)實(shí)體模塊本身也可以被更高層次設(shè)計(jì)實(shí)體所調(diào)用，成為該設(shè)計(jì)實(shí)體模塊中的一個元件。任何一個被例化語句聲明并調(diào)用的底層模塊可以以不同的形式出現(xiàn)，它可以是一個設(shè)計(jì)畫的Verilog文件夾（即一個設(shè)計(jì)模塊），也可以是來自FPGA元件庫中的元件或是FPGA器件中的嵌入式元件功能塊等，例化語