資源描述：
《pc 架構(gòu)和技術(shù)介紹》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。
1、PC系統(tǒng)架構(gòu)和技術(shù)介紹報告人：向濤Systemarchitecture北橋/南橋Interface—PCICPUPIII/K7NorthBridge北橋SouthBridge(SIO)南橋VRMforCPUPowerSupplyConnectorAGP4XVRMforAGPIDE1&2USBLEDKeyboardMouseParallelSeriesFloppyDriveAC97audioCodecAMPPCIslotsDIMMClockGenerator100/133Mhz33MhzACLink66Mhz100/133MhzBIOSPC架構(gòu)大致分為兩種南、北橋以PCIBus區(qū)分
2、-如早期IntelBXChipset-VIA686B+694X、KT133等為主另一種架構(gòu)為南,北橋以LinkBus區(qū)分-如IntelICH+810、815、845…(HubLink)-VIA8233+VT8633…(V-link)-SiS961+645…(Z-link)-AMD,NvidiaHyperTransfer(LDT)以PCI區(qū)分之架構(gòu)其所有由南→北﹑北→南之Cycle都會經(jīng)由PCIBus。PCIBandwidth為133MB/S(33.33MHzx4Byte)當(dāng)SBDevice愈來愈多時，PCI成為瓶頸，但由於所有Cycle都會呈現(xiàn)於PCI，DebugCard上容易顯
3、現(xiàn)，較易了解問題所在。以LinkBus區(qū)分之架構(gòu)其LinkBus各廠家定義不同Intel:HubLink,bandwidth>=266Mbyte/SVIA:V-Link,bandwidth>=266Mbyte/SSiS:Z-link,bandwidth>=266Mbyte/SAMD,Nvidia:HyperTransfer(LDT),bandwidth>=800Mbyte/S其Bandwidth皆較PCIBus佳，Performance較佳但其有些Cycle不會PasstoPCI，不易於掌握Fail時之Data。但Performance較佳，之後將完全取代第一種架構(gòu)INTELPC
4、architecture基本IntelPC架構(gòu)Intel新技術(shù)PCI擴展插槽介紹超線程技術(shù)INTELPCBasicArchitecture連接CPU和MCH的數(shù)據(jù)傳輸總線是FSB:frontsidebus.P4CPU支持4XFSB傳輸,當(dāng)外部時鐘頻率為200MHZ,則FSB傳輸速率:200MHz*4=800MHz由於CPU前端總線數(shù)據(jù)為64位,因此數(shù)據(jù)傳輸率最大為800M*64/8=6.4GB/sSourceSynchronous4XTimings北橋擴展插槽x16接口:1.5V擴展插槽和提供DMI電壓支持雙通道內(nèi)存:DDR內(nèi)存—雙倍速數(shù)據(jù)內(nèi)存DDR時鍾頻率333MHZ/400M
5、HZ2.6V電壓DDR2內(nèi)存—第二代雙倍速數(shù)據(jù)內(nèi)存DDR2時鐘頻率400MHZ/533MHZ1.8V電壓前端總線頻率:533MHZ/800MHZ系統(tǒng)總線輸入電壓:1.2V南橋DMI數(shù)據(jù)傳輸協(xié)議全雙工,最大傳輸速率2GB/s,每個方向1GB/s.不同的時鍾頻率@100MHZ,4TXpairs+4RXpairs=8differentialsignalpairsUSB—通用串行總線支持8個USB2.0端口USB2.0(高速)@480MbpsUSB1.1(全速)@12Mbps(低速)@1.5MbpsIDEIDE1&IDE2獨立工作,為硬盤和ATAPI提供驅(qū)動.ATA100(Mode5)=
6、FrequencyxDataBitsx(1Byte/8Bit)xDDR=25MHzx16bx(1B/8b)x2=100MB/sSATA-SerialATA提供4個接口,頻率為100MHz8pairs微分信號,其中4pairsforTX,4pairsforRX.傳輸速率為1.5Gbps~150MbpsAudio–AC’97orAzailiaAC’972.3CODEC時為12.288MHz,8通道音頻IOAzailia提供多通道,24MHz時鐘,32位數(shù)據(jù).PCI–Express100MHz微分時鐘,提供4個接口x1Lane每個方向提供2.5Gbps相當(dāng)于每個x1Lane共有5.0
7、Gbps帶寬每個x1Lane同時傳送500MB/s(250MB/seachTX/RX)LAN-局域網(wǎng)完整的32位PCI控制器,有較小的CPU利用率.電源管理邏輯LPC-LowPinCountSIO控制鍵盤,鼠標(biāo),軟驅(qū)等SMBUS-系統(tǒng)管理總線符合SMBUS2.0標(biāo)準(zhǔn)允許不同處理器通過SMBUS裝置進行通訊PrescottProcessorIntroduction核心頻率超過3GHZ.包含超線程技術(shù)及LaGrande技術(shù).製程由0.13um提升為0.09um核心電壓為1.215V(
