DSP的高速數(shù)據(jù)采集與處理系統(tǒng).docx

《DSP的高速數(shù)據(jù)采集與處理系統(tǒng).docx》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、摘?要：?提出了一種基于DSP的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計方案，對其中高速A/D、高速緩存、DSP控制以及數(shù)據(jù)通訊接口等內(nèi)容進(jìn)行了討論，提出了更為有效的同步控制方式。該設(shè)計方案電路簡單、可進(jìn)行多通道擴(kuò)展、具有一定的通用性。關(guān)鍵詞：?DSP?高速A/D?FIFO?異步串行通訊?在電子測量中，常常需要對高速信號進(jìn)行采集與處理。例如，在光傳感技術(shù)中，對光脈沖散射信號的測量；在雷達(dá)工程中，對電磁脈沖信號的測量等，就需要對高速信號進(jìn)行采集與處理，而且對此類高速信號的測量，往往對數(shù)據(jù)采集與處理系統(tǒng)提出嚴(yán)格的要求。本文設(shè)計并實現(xiàn)了一種基于DSP的高速數(shù)據(jù)采集與處理系統(tǒng)。該設(shè)計方案電路簡單、可靠

2、性好、具有一定的通用性、可以進(jìn)行多通道擴(kuò)展。系統(tǒng)主要包括高速A/D、高速緩存、DSP處理器、通訊接口四個部分，其結(jié)構(gòu)示意圖如圖1所示。1?同步與過程控制在通常的數(shù)據(jù)采集系統(tǒng)中，測量過程是通過對A/D變換器的控制來實現(xiàn)的。但對于一個高速采集系統(tǒng)而言，這種方法有局限性。因為高速A/D建立穩(wěn)定的工作狀態(tài)需要相當(dāng)長時間，頻繁的改變A/D的工作狀態(tài)會影響測量的精度，嚴(yán)重時會造成信號的失真。在本設(shè)計方案中，同步命令并不直接作用于高速A/D。自通電時起，A/D和時鐘電路始終處于工作狀態(tài)，同步命令通過對高速FIFO的寫入端的控制，即允許或禁止對FIFO寫入，實現(xiàn)對采樣數(shù)據(jù)的取舍。與A/D相比

3、，高速FIFO的寫有效時間為3ns，對同步和過程控制更為有利。一次完整的測量過程是從DSP發(fā)出同步命令開始的。同步命令一方面觸發(fā)發(fā)射機(jī)工作，另一方面允許對FIFO寫入，對采樣的數(shù)據(jù)進(jìn)行存儲。當(dāng)存儲的數(shù)據(jù)到達(dá)預(yù)定的數(shù)量時，F(xiàn)IFO的特定狀態(tài)位置位，引發(fā)DSP外部中斷。在中斷服務(wù)程序中，DSP禁止對FIFO寫入、中斷數(shù)據(jù)的存儲，同時復(fù)位該狀態(tài)位。然后讀取數(shù)據(jù)，待完成數(shù)據(jù)處理過程之后，DSP對FIFO復(fù)位清零。此即完成一次測量。?2?高速A/D轉(zhuǎn)換器高速A/D轉(zhuǎn)換器選用AD9432，采樣位數(shù)12位，最高采樣速率105MHz，模擬帶寬500MHz，差分信號輸入，差分外部時鐘，片內(nèi)帶有

4、輸入緩存和采樣/保持器，12位并行數(shù)據(jù)輸出，52引腳LQFP封裝。由于AD9432要求差分輸入形式，因此對于單端輸入信號必須經(jīng)過圖2所示的信號調(diào)理電路變換為差分形式。圖中，AD8138為差分輸出的高精度運算放大器。?時鐘對于一個高速數(shù)據(jù)采集系統(tǒng)而言是十分重要的。在最高采樣頻率下，為了保證測量的精度，AD9432要求時鐘波形的上升沿和下降沿小于2ns，這樣的標(biāo)準(zhǔn)在TTL邏輯下難以實現(xiàn)，但利用ECL器件可以有效地解決此問題，圖3為差分時鐘電路。?需要說明的是：ECL器件的驅(qū)動能力有限，一路差分時鐘輸出一般只供一個器件使用。3?高速緩存FIFO高速緩存是系統(tǒng)中的一個關(guān)鍵環(huán)節(jié)，根據(jù)系

5、統(tǒng)的需求我們選用CY7C4245。CY7C4245是高速、低功耗4K×18?FIFO存儲器，讀寫周期為10ns，具有獨立的18位輸入、輸出接口和讀、寫時鐘信號，可以實現(xiàn)同步讀寫操作。CY7C4245提供五種狀態(tài)指示：Empty、Almost?Empty、Half?Full、Almost?Full、Full，分別代表當(dāng)前數(shù)據(jù)存儲的深度。其中Almost?Empty和Almost?Full為可編程空滿狀態(tài)位，可根據(jù)系統(tǒng)的需求對存儲進(jìn)行設(shè)定。FIFO的狀態(tài)信息代表了已采樣的點數(shù)，當(dāng)采樣點數(shù)達(dá)到預(yù)期的數(shù)量時，相應(yīng)的狀態(tài)位置位，觸發(fā)DSP的外部中斷，中止測量過程，由DSP讀取數(shù)據(jù)進(jìn)行處

6、理。????4?DSP處理器4.1?TMS320F206的特點DSP是整個采集系統(tǒng)的核心，本文中選用?TMS320F206。該產(chǎn)品屬于TI公司采用CMOS集成電路技術(shù)生產(chǎn)的TMS320C2XX系列，設(shè)計結(jié)構(gòu)及其匯編指令集與TMS320C5X相兼容，其主要特點如下：(1)運算速度可以達(dá)到40MIPS；(2)4.5K片內(nèi)RAM和32K片內(nèi)FLASH存儲器；(3)32位算術(shù)邏輯單元和32位累加器；(4)16位地址總線和16位數(shù)據(jù)總線；(5)具有一個異步串行通訊接口和一個同步串行通訊接口，異步串行口具有波特率自動檢測功能；(6)價格低廉。4.2?數(shù)字信號處理數(shù)字信號處理是DSP應(yīng)用的

7、主要方面。DSP所提供的數(shù)學(xué)運算能力和運算速度遠(yuǎn)遠(yuǎn)高于單片機(jī)，具有更為豐富的指令集和更大的內(nèi)存空間，可以實現(xiàn)較為復(fù)雜的數(shù)學(xué)算法。?DSP首先要完成數(shù)制轉(zhuǎn)換，AD9432的量程為-500mV～+500mV。對于負(fù)電平，采樣數(shù)據(jù)以二進(jìn)制補碼的形式輸出，需將12位補碼轉(zhuǎn)換為16位二進(jìn)制整數(shù)；更為重要的是DSP要實現(xiàn)系統(tǒng)所要求的數(shù)字信號處理算法，如快速維納濾波、FFT等。?5?數(shù)據(jù)通訊5.1?異步串行通訊數(shù)據(jù)采集系統(tǒng)與主控計算機(jī)之間的數(shù)據(jù)交換采用異步串行通訊方式。TMS320F206帶有一個異步串行通訊端口，在