組合邏輯電路與時(shí)序邏輯電路

《組合邏輯電路與時(shí)序邏輯電路》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、第11章組合邏輯電路與時(shí)序邏輯電路知識(shí)目標(biāo)●理解組合邏輯電路的讀圖方法和步驟?！窳私獾湫途幋a、譯碼集成電路的引腳功能，會(huì)根據(jù)功能表正確使用?！窳私獍雽?dǎo)體數(shù)碼管的基本結(jié)構(gòu)和工作原理。●熟悉RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器的邏輯功能?！窳私饧梢莆患拇嫫鞯幕竟δ芎蛻?yīng)用?！裾莆盏湫陀?jì)數(shù)集成電路的引腳功能和應(yīng)用常識(shí)。技能目標(biāo)●會(huì)用編碼、譯碼集成電路組裝應(yīng)用電路?！駮?huì)對(duì)RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器進(jìn)行邏輯功能的檢測(cè)。●能用典型計(jì)數(shù)集成電路裝配計(jì)數(shù)功能電路。11.1組合邏輯電路11.2觸發(fā)器11.3時(shí)序邏輯電路11.4技能實(shí)訓(xùn)

2、11.1組合邏輯電路組合邏輯電路是由與門、或門、與非門、或非門等幾種邏輯電路組合而成的11.1.1組合邏輯電路的讀圖方法組合邏輯電路的讀圖步驟一般按圖11.2所示的方法進(jìn)行。圖11.2組合邏輯電路的讀圖步驟（1）根據(jù)給定的邏輯原理電路圖，由輸入到輸出逐級(jí)推導(dǎo)出輸出邏輯函數(shù)表達(dá)式。（2）對(duì)所得到的表達(dá)式進(jìn)行化簡(jiǎn)和變換，得到最簡(jiǎn)式。（3）依據(jù)簡(jiǎn)化的邏輯函數(shù)表達(dá)式列出真值表，根據(jù)真值表分析、確定電路所完成的邏輯功能。11.1.2編碼器在數(shù)字電路中，經(jīng)常要把輸入的各種信號(hào)（例如十進(jìn)制數(shù)、文字、符號(hào)等）轉(zhuǎn)換成若干位二進(jìn)制碼，這種轉(zhuǎn)

3、換過(guò)程稱為編碼。能夠完成編碼功能的組合邏輯電路稱為編碼器1．二進(jìn)制編碼器圖11.43位二進(jìn)制編碼器示意圖圖11.53位二進(jìn)制編碼器邏輯圖2．二-十進(jìn)制編碼器圖11.6二-十進(jìn)制編碼器示意圖11.1.3譯碼器譯碼是編碼的逆過(guò)程，其功能是把某種代碼“翻譯”成一個(gè)相應(yīng)的輸出信號(hào)1．通用譯碼器通用譯碼器常用的有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器。（1）二進(jìn)制譯碼器?，F(xiàn)以74LS138集成電路為例介紹3-8線譯碼器。圖11.82-4線譯碼器方框圖圖11.974LS138集成譯碼器（2）二-十進(jìn)制譯碼器。圖11.10所示為74LS42譯

4、碼器的集成電路引腳排列圖。圖11.1074LS42譯碼器引腳功能圖2．顯示譯碼器（1）數(shù)碼顯示器。圖11.11七段數(shù)碼顯示器（2）顯示譯碼集成電路。圖11.14CT5449外引腳排列圖11.2觸發(fā)器在數(shù)字電路和計(jì)算機(jī)系統(tǒng)中，需要具有記憶和存儲(chǔ)功能的邏輯部件，觸發(fā)器就是組成這類邏輯部件的基本單元。11.2.1基本RS觸發(fā)器1．電路組成圖11.17基本RS觸發(fā)器2．邏輯功能11.2.2同步RS觸發(fā)器在數(shù)字系統(tǒng)中，通常由時(shí)鐘脈沖CP來(lái)控制觸發(fā)器按一定的節(jié)拍同步動(dòng)作，即在時(shí)鐘脈沖到來(lái)時(shí)輸入觸發(fā)信號(hào)才起作用。由時(shí)鐘脈沖控制的RS觸

5、發(fā)器稱為同步RS觸發(fā)器，也稱為鐘控RS觸發(fā)器，時(shí)鐘脈沖CP通常又稱為同步信號(hào)。1．電路結(jié)構(gòu)圖11.20同步RS觸發(fā)器2．工作原理（1）無(wú)時(shí)鐘脈沖作用時(shí)（CP?=?0），與非門G3、G4均被封鎖，R、S輸入信號(hào)不起作用，觸發(fā)器維持原狀態(tài)不變，即處于保持狀態(tài)。（2）有時(shí)鐘脈沖輸入時(shí)（CP?=?1），G3、G4門打開，R、S輸入信號(hào)才能分別通過(guò)G3、G4門加在基本RS觸發(fā)器的輸入端，從而使觸發(fā)器翻轉(zhuǎn)。11.2.3JK觸發(fā)器為了避免RS觸發(fā)器存在的不確定狀態(tài)，在RS觸發(fā)器的基礎(chǔ)上發(fā)展了幾種不同邏輯功能的觸發(fā)器，常用的有JK、D和

6、T觸發(fā)器，下面討論JK觸發(fā)器。1．電路組成和電路符號(hào)圖11.22JK觸發(fā)器電路符號(hào)2．邏輯功能JK觸發(fā)器不僅可以避免不確定狀態(tài)，而且增加了觸發(fā)器的邏輯功能，其邏輯功能如下。（1）J?=?0，K?=?0，Qn+?1=Qn，輸出保持原態(tài)不變。（2）J?=?1，K?=?0，Qn+?1=?1，觸發(fā)器被置1態(tài)。（3）J?=?0，K?=?l，Qn+?1=?0，觸發(fā)器被置0態(tài)輸出。（4）J?=?1，K?=?1，每來(lái)一個(gè)CP，觸發(fā)器狀態(tài)就翻轉(zhuǎn)一次。3．集成JK觸發(fā)器圖11.23JK觸發(fā)器74LS7611.2.4D觸發(fā)器D觸發(fā)器只有一個(gè)信

7、號(hào)輸入端，時(shí)鐘脈沖CP未到來(lái)時(shí)，輸入端的信號(hào)不起任何作用；只在CP信號(hào)到來(lái)的瞬間，輸出立即變成與輸入相同的電平，即Qn+?1=?D。1．電路符號(hào)圖11.24D觸發(fā)器2．邏輯功能分析當(dāng)輸入D?=?1時(shí)，J?=?1，K?=?0，時(shí)鐘脈沖CP加入后，Q端置1，輸出端Q與輸入端D狀態(tài)一致。當(dāng)輸入D?=?0時(shí)，J?=?0，K?=?1，時(shí)鐘脈沖CP加入后，Q端復(fù)0，也是與輸入端D狀態(tài)一致，即Qn+?1=?D，表明輸出端Q與輸入端D狀態(tài)一致。3．集成D觸發(fā)器D觸發(fā)器有TTL型和CMOS型兩類。常用的TTL型雙D觸發(fā)器74LS74引腳功

8、能如圖11.25所示，CMOS型雙D觸發(fā)器CC4013引腳功能如圖11.26所示。圖11.2574LS74引腳功能圖11.26CC4013引腳功能11.3時(shí)序邏輯電路11.3.1寄存器寄存器主要用來(lái)暫存數(shù)碼和信息，在計(jì)算機(jī)系統(tǒng)中常常要將二進(jìn)制數(shù)碼暫時(shí)存放起來(lái)等待處理，這就需要由寄存器存儲(chǔ)參加運(yùn)算的數(shù)據(jù)。寄存器由觸發(fā)器