FPGA發(fā)展階段- 容量和速度提升_功耗和價格降低.doc

《FPGA發(fā)展階段- 容量和速度提升_功耗和價格降低.doc》由會員上傳分享，免費在線閱讀，更多相關內容在應用文檔-天天文庫。

1、FPGA發(fā)展階段:容量和速度提升_功耗和價格降低　　作者：SteveTrimberger，賽靈思公司，美國電子電氣工程師協(xié)會(IEEE)研究員、美國計算機協(xié)會(ACM)院士、美國國家工程院院士FPGA器件自問世以來,已經經過了幾個不同的發(fā)展階段。驅動每個階段發(fā)展的因素都是工藝技術和應用需求。正是這些驅動因素，導致器件的特性和工具發(fā)生了明顯的變化。FPGA經歷了如下幾個時代：?發(fā)明時代?擴展時代?積累時代?系統(tǒng)時代賽靈思于1984年發(fā)明了世界首款FPGA，那個時候還不叫FPGA，直到1988年Actel才

2、讓這個詞流行起來。接下來的30年里，這種名為FPGA的器件，在容量上提升了一萬多倍，速度提升了一百倍，每單位功能的成本和能耗降低了一萬多倍(見圖1)?！　　　D1：與1988年的賽靈思FPGA特征對比。價格和功耗降低一萬倍?！　∵@些進步主要由工藝技術所驅動，而且人們很容易認為FPGA的發(fā)展只是隨著工藝的發(fā)展簡單地增大了容量。其實并沒有這么簡單。真正的故事要精彩得多。發(fā)明時代：1984-1992年首款FPGA，即賽靈思XC2064，只包含64個邏輯模塊，每個模塊含有兩個3輸入查找表(LUT)和一個寄存器。

3、按照現在的計算，該器件有64個邏輯單元——不足1000個邏輯門。盡管容量很小，XC2064芯片的尺寸卻非常大，比當時的微處理器還要大；而且采用2.5微米工藝技術勉強能制造出這種器件。每功能的芯片尺寸和成本至關重要。XC2064只有64個觸發(fā)器，但由于芯片太大，成本高達數百美元。產量對大芯片來說是超線性的，因此芯片尺寸增加5%就會讓成本翻一倍，讓良率降至零，同時也導致初期的賽靈思無產品可賣。成本控制不僅僅是成本優(yōu)化的問題；更是牽扯到公司生存問題。在成本壓力下，FPGA架構師尋求通過架構和工藝創(chuàng)新來盡可能提

4、高FPGA設計效率。盡管基于SRAM的FPGA是可重編程的，但是片上SRAM占據了FPGA大部分的芯片面積?；诜慈劢z的FPGA以犧牲可重編程能力為代價，避免了SRAM存儲系統(tǒng)片上占位面積過大問題。1990年，最大容量的FPGA是基于反熔絲的Actel1280。Quicklogic和Crosspoint也跟隨Actel的腳步開發(fā)出基于反熔絲的FPGA。為提高效率，架構經歷了從復雜的LUT結構到NAND門再到單個晶體管的演變。在發(fā)明時代，FPGA是數量遠遠比用戶的應用產品小得多。因此，多FPGA系統(tǒng)變得流

5、行，自動化多芯片分區(qū)軟件成為FPGA設計套件的重要組成部分。自動布局布線尚未有。完全不同的FPGA架構排除了通用設計工具的可能，因此FPGA廠商就擔負起了為各自器件開發(fā)電子設計自動化(EDA)的任務。由于問題比較小，FPGA（邏輯和物理）手動設計是可以接受的。手動設計與優(yōu)化通常很有必要，因為芯片上布線資源有限會帶來很大設計挑戰(zhàn)。擴展時代：1992-1999年FPGA初創(chuàng)公司都是無晶圓廠的公司，在當時屬于新鮮事物。由于沒有晶圓廠，他們在上世紀90年代初期通常無法獲得領先的芯片技術。因此FPGA開啟了擴展時

6、代，此時落后于IC工藝的發(fā)展。到上世紀90年代后期，IC代工廠意識到FPGA是理想的工藝發(fā)展推動因素，由此FPGA成為掃除工藝發(fā)展障礙的利器。代工廠只要能用新工藝產出晶體管和電線，就能制造基于SRAM的FPGA。每一代新工藝的出現都會將晶體管數量增加一倍，使每功能成本減半，并將最大FPGA的尺寸增大一倍?；瘜W-機械拋光(CMP)技術允許代工廠在IC上堆疊更多金屬層，使FPGA廠商能夠大幅增加片上互聯(lián)，以適應更大的LUT容量(見圖2)?！　　　D2：FPGALUT和互連線路的增加。線路長度以數百萬晶體管間

7、距來測量。　　占位面積變得不再像發(fā)明時代時那么寶貴?，F在，占位面積可讓位于性能、特性和易用性。更大的FPGA設計需要具有自動布局布線功能的綜合工具。到上世紀90年代末，自動綜合、布局和布線已經成為設計流程的必要步驟。FPGA公司的命運對EDA工具的依賴程度不亞于對FPGA功能的依賴程度。最重要的是，實現容量翻番和片上FPGA邏輯成本減半的最簡單方法是采用新一代工藝技術節(jié)點，因此，盡早采用新的工藝節(jié)點意義非凡。基于SRAM的FPGA在這個時期實現了明顯的產品優(yōu)勢，因為它們率先采用了每種新工藝節(jié)點：基于SR

8、AM的器件可立即使用密度更高的新工藝，而反熔絲在新節(jié)點上的驗證工作則額外需要數月甚至數年時間。基于反熔絲的FPGA喪失了競爭優(yōu)勢。為獲得上市速度和成本優(yōu)勢，架構創(chuàng)新與工藝改進相比就要退居其次。積累時代：2000-2007年新千年伊始，FPGA已成為數字系統(tǒng)中的通用組件。容量和設計尺寸快速增加，FPGA在數據通信領域開辟了巨大市場。2000年代初期互聯(lián)網泡沫破滅之后，迫切需要降低成本，這也減少了很多“臨時”ASIC用戶。定制芯片對小的研發(fā)團隊