利用fpga實(shí)現(xiàn)雙口ram的設(shè)計(jì)及應(yīng)用

《利用fpga實(shí)現(xiàn)雙口ram的設(shè)計(jì)及應(yīng)用》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫(kù)。

1、利用FPGA實(shí)現(xiàn)雙口RAM的設(shè)計(jì)及應(yīng)用2010年04月16日14:08維庫(kù)開(kāi)發(fā)網(wǎng)作者：佚名用戶評(píng)論（0）關(guān)鍵字:FPGA（764）RAM（31）利用FPGA實(shí)現(xiàn)雙口RAM的設(shè)計(jì)及應(yīng)用概述：為丫在高速采集時(shí)不丟失數(shù)據(jù)，在數(shù)據(jù)采集系統(tǒng)和CPU之間設(shè)置一個(gè)數(shù)據(jù)暫存區(qū)。介紹雙門RAM的存儲(chǔ)原理及其在數(shù)字系統(tǒng)中的應(yīng)川。采川FPGA技術(shù)構(gòu)造雙門RAM，實(shí)現(xiàn)髙速信兮采集系統(tǒng)中的海員數(shù)據(jù)存儲(chǔ)和吋鐘匹配。功能仿真驗(yàn)證該設(shè)計(jì)的正確性，該設(shè)計(jì)能減小電路設(shè)計(jì)的復(fù)雜性，增強(qiáng)設(shè)計(jì)的靈活性和資源的可配置性能.降低設(shè)計(jì)成木，縮短開(kāi)發(fā)周期。隨著電子技術(shù)的6速發(fā)展，大呈的高速數(shù)據(jù)采

2、糶和在線測(cè)試對(duì)現(xiàn)代工業(yè)測(cè)控系統(tǒng)和儀器儀表的功能和性能提史高要求。CPU并行工作（雙單片機(jī)系統(tǒng)）方式得到廣泛應(yīng)用。為了使2個(gè)單片機(jī)能夠快速冇效交換信息，充分利用系統(tǒng)資源，采用雙LJRAM實(shí)現(xiàn)存儲(chǔ)器共卒是H前較為流行的方法。大容呈、高速FPGA器件具冇集成度萵、體積小、靈活可重配置、實(shí)驗(yàn)風(fēng)險(xiǎn)小等優(yōu)點(diǎn)，在釔雜數(shù)字系統(tǒng)中得到越來(lái)越廣泛的應(yīng)用。數(shù)字電路設(shè)計(jì)采用1片F(xiàn)PGA器件、存儲(chǔ)設(shè)備和一些電氣接門四配電路的解決力'案己成為.卞流選擇方案。用FPGA來(lái)實(shí)現(xiàn)雙口RAM的功能可以很好地解決并行性和速度問(wèn)題，而且其靈活的可配.??.特性使得基TEPGA的雙門RA

3、M易于進(jìn)行修改、測(cè)試及系統(tǒng)升級(jí)，可降低設(shè)計(jì)成木，縮短開(kāi)發(fā)周期。1雙口RAM簡(jiǎn)介雙口RAM是在1個(gè)SRAM存儲(chǔ)器上具有兩套完全獨(dú)立的數(shù)據(jù)線、地址線和讀寫控制線，并允許兩個(gè)獨(dú)立的系統(tǒng)同吋對(duì)其進(jìn)行隨機(jī)性訪問(wèn)的存儲(chǔ)器，即共享式多端U存儲(chǔ)器。雙URAM最人的特點(diǎn)是存儲(chǔ)數(shù)據(jù)共皁。1個(gè)存儲(chǔ)器配備兩套獨(dú)立的地址、數(shù)據(jù)和控制線，允許兩個(gè)獨(dú)立的CPU或控制器同時(shí)異步地訪問(wèn)存儲(chǔ)單元。因?yàn)閿?shù)據(jù)共卒。則必須具冇訪問(wèn)仲裁控制。內(nèi)部仲裁邏輯控制提供以K功能：對(duì)同一地址單元訪問(wèn)的時(shí)序控制；存儲(chǔ)單元數(shù)據(jù)塊的訪問(wèn)權(quán)限分配：信令交換邏輯（例如中斷信號(hào)）等。雙門RAM可川于提髙RAM的

4、吞吐率，適用于實(shí)時(shí)數(shù)據(jù)緩存。CY7C006A足Cypress公司生產(chǎn)的16kbX8髙速雙口靜態(tài)RAM，存取速度小子20ns。該器件具有真正的雙端口，可以M時(shí)進(jìn)行數(shù)據(jù)存取，兩個(gè)端口具有獨(dú)立的控制信號(hào)線、地址線和數(shù)據(jù)線，另外通過(guò)主/從選擇可以7/便地?cái)U(kuò)存儲(chǔ)容覺(jué)和數(shù)據(jù)寬度。通過(guò)器件的信兮帶標(biāo)志器，左、右兩端門可以實(shí)現(xiàn)器件資源共亨。2雙口RAM在FPGA中的實(shí)現(xiàn)本設(shè)計(jì)采用自頂而下的設(shè)計(jì)思想。選用Xilinx公司的Spartan-6FPGA器件，基于低功耗45nm、9-金屈銅層、雙柵極氧化層工藝技術(shù)，提供髙級(jí)功耗管理技術(shù)，150000個(gè)邏輯單元，級(jí)成式PC

5、TExpress模塊，高級(jí)存儲(chǔ)器支持。250MHzDSPslice和3.125Gb/s低功耗收發(fā)器。通過(guò)VerilogHDL語(yǔ)言對(duì)雙nRAM功能的描述就能在一片EPGA器件內(nèi)實(shí)現(xiàn)8位16字節(jié)的雙門RAM，并進(jìn)行讀寫操作控制。雙門KAM讀寫操作控制VcrilogHDL代碼如下：wdefineDELI(liTincRAMWIDTH8kfineKAM」)Elym16defineADDILSZ4moduleDuul(cik.datain.nladdress?reu(Ldatawrite);inputelk;input

6、'KAM_WII)TH-1:O

7、i

8、nput

9、、AI)I)K_SZ-I:O1nl_Hd(lnfcss；inputread:input

10、ADI)I

11、wradilress；inputwrih，；oiilpul

12、HAM^WII)TII-I:O

13、dala_out:wireelk;wirerRAMJJKDTH-1:01dala^in；win、rADDR.SZ-l:O

14、nLaddresfijwin*rcu

15、wr」iddrrj?;wirewrite：regpRAM^WIinH-hO]

16、

17、memulwuys砂elk)Ix'ginif(write)

18、RAM.DEPrH-l：O];nktii[wr_a

19、<=#w0EI.dahi一in;if(read)endendmoduleDELmemJnl_a(!(In*ss

20、；WeeQacift庫(kù)圖1是雙口RAM的VerilogHDL代碼在XilinxTSE中綜合后的寄存器傳輸級(jí)電路圖。閣I貨存器傳輸級(jí)電路Wee<5⑽維庫(kù)功能仿真的是Xilinx公司己經(jīng)建立自己的編譯庫(kù)的ModelsimXEffl6.2c軟件，仿真結(jié)果如圖2所示,滿足設(shè)計(jì)耍求。CK.CCUMI3101-rA'4A'

21、■■wniiiniaiiiiiBIMc*Ujn(7q■9

22、r?30ffl2ttriKAM功能仿良結(jié)果經(jīng)XilinxISE軟件綜合實(shí)現(xiàn)設(shè)計(jì)