快閃存儲器的路線之爭.doc

《快閃存儲器的路線之爭.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、快閃存儲器的路線之爭　　　　英特爾與美光閃存研發(fā)策略聯(lián)盟的分道揚鑣，為閃存技術(shù)的路線之爭揭開序幕?！　∽罱男侣剤髮?dǎo)指出，英特爾(Intel)與美光(Micron)閃存研發(fā)策略聯(lián)盟的分手，肇因于對未來3DNANDFlash發(fā)展的看法差異，想來合理，且早有征兆。　　NANDFlash的結(jié)構(gòu)只比一般CMOS要復(fù)雜一點。CMOS結(jié)構(gòu)最上層是金屬閘極，最底下是源極和漏極，閘極和源極與漏極之間以氧化層相隔。NANDFlash就只在氧化層中再加入一層結(jié)構(gòu)以儲存電荷，以此層中電荷的有無影響CMOS電壓閾值以代表儲存的「0」或「1」訊號?！　Υ骐姾傻倪@一層材料有講究，因而NANDFl

2、ash的制程分為兩派。浮動閘極(floatinggate)一派用多晶硅(polycrystalline)，常用來做閘極的導(dǎo)電物質(zhì)；電荷捕捉(chargetrap)一派則用氮化硅(siliconnitride)此種絕緣體。差異在電荷能否在此層中流動與否，因此兩種NANDFlash的制程和特性相差極大?！　±碚撋想姾刹蹲揭驗榻^緣體的材質(zhì)會有幾個好處：制程簡單、晶粒尺寸小、可靠性高、良率也高(因為它對此層與底層源、漏極之間氧化層缺陷的耐受度較高)，又因為電荷于其上不會自由流動，一個電荷捕捉節(jié)點上就可以儲存2個甚至3個位元。盡管理論上有這么多好處，但NANDFlash在平面制程

3、時代的主流制程還是浮動閘極。用電子捕捉制成的產(chǎn)品不僅良率未能令人滿意，資料寫入速度更需要耐心，即使做成最低階的microSD卡也嫌慢，在山寨手機年代有個渾稱叫「慢慢卡」。　　但是到了3DNANDFlash時代事情有了中轉(zhuǎn)，制程主流變成電荷捕捉，浮動閘極技術(shù)只有美光和英特爾聯(lián)盟使用。一般文獻上只說電荷捕捉適于垂直元件，詳細(xì)的原因是3D制程在高度方向的側(cè)面沒法子做光刻，只能依物質(zhì)的特性做選擇性蝕刻。所以在3D制程中垂直方向的各層元件能共享的物質(zhì)越多越好，制程越簡單。電荷捕捉由于使用絕緣體氮化硅當(dāng)電荷儲存器，而電荷并不會在上下層不同元件之間流竄，所以整條上下堆疊的NANDFl

4、ash可以共享相同的一層氮化硅，而不必在每層之間(就是每個NANDFlashcell)截斷，這在制程簡化和良率提升上自然是利多。于是美光在未來技術(shù)路線圖上開始轉(zhuǎn)向電荷捕捉技術(shù)，至于英特爾則仍維持原來的浮動閘極路線，成為分手的主因?！　∮眠@個觀點來檢視美光前一陣子發(fā)布的64層NANDFlash產(chǎn)品就豁然開朗。它有兩點令人驚艷，一是它的顆粒面積較小，因為它把原先安置在周邊的邏輯線路全藏到存儲器下方。另一個是層間距大幅縮小，相信這是美光充分利用了電荷捕捉制程的理論好處－晶粒尺寸小，而晶粒尺寸小在3D制程對應(yīng)的就是層間距，因為晶粒是直擺著。層間距是未來3D制程競爭的一個重要參數(shù)

5、，層間距小，存儲器的高底比(aspectratio)就小，深溝(trench)或孔洞(hole)的蝕刻和濺渡做的都比較輕松。　　技術(shù)陣營的消長往往也牽動商業(yè)競爭。當(dāng)年DRAM制程有深溝(deeptrench)電容與堆疊(stack)電容兩大陣營，堆疊電容的產(chǎn)能較多，深溝電容制程所需的制程設(shè)備就無法得到設(shè)備廠商的充分支持，現(xiàn)在生存的都是采用堆疊電容制程的廠商。讓我們看歷史會不會重演。