資源描述:
《基于fpga的視頻縮放設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享,免費(fèi)在線閱讀,更多相關(guān)內(nèi)容在應(yīng)用文檔-天天文庫(kù)。
1、為了確?!敖虒W(xué)點(diǎn)數(shù)字教育資源全覆蓋”項(xiàng)目設(shè)備正常使用,我校做到安裝、教師培訓(xùn)同步進(jìn)行。設(shè)備安裝到位后,中心校組織各學(xué)點(diǎn)管理人員統(tǒng)一到縣教師進(jìn)修學(xué)校進(jìn)行培訓(xùn),熟悉系統(tǒng)的使用和維護(hù)。基于FPGA的視頻縮放設(shè)計(jì)與實(shí)現(xiàn) 摘要:視頻縮放是視頻處理領(lǐng)域的關(guān)鍵問題,可以分為硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)。以FPGA作為處理芯片,按照SMPTE協(xié)議設(shè)計(jì)了一種視頻縮放方法。設(shè)計(jì)采用模塊化思想對(duì)系統(tǒng)進(jìn)行了自上而下的劃分,采用XILINX公司提供的Spartan6系列芯片XC6SLX45T,并使用VerilogHDL語言實(shí)現(xiàn)了各模塊功能。該算法使用流水線結(jié)構(gòu),實(shí)驗(yàn)結(jié)果表明,該算法能夠在FPGA上穩(wěn)定運(yùn)行,實(shí)現(xiàn)了視頻縮放的效
2、果。和原有方法相比,該設(shè)計(jì)方法減少了5個(gè)乘法器的使用,節(jié)約了系統(tǒng)資源?! £P(guān)鍵詞:FPGA;視頻縮放;流水線;DDR3SDRAM;乘法器 DOIDOI:/ 中圖分類號(hào):TP319 文獻(xiàn)標(biāo)識(shí)碼:A文章編號(hào)文章編號(hào):1672--0083-03 0引言為了充分發(fā)揮“教學(xué)點(diǎn)數(shù)字教育資源全覆蓋”項(xiàng)目設(shè)備的作用,我們不僅把資源運(yùn)用于課堂教學(xué),還利用系統(tǒng)的特色欄目開展課外活動(dòng),對(duì)學(xué)生進(jìn)行安全教育、健康教育、反邪教教育等豐富學(xué)生的課余文化生活。為了確?!敖虒W(xué)點(diǎn)數(shù)字教育資源全覆蓋”項(xiàng)目設(shè)備正常使用,我校做到安裝、教師培訓(xùn)同步進(jìn)行。設(shè)備安裝到位后,中心校組織各學(xué)點(diǎn)管理人員統(tǒng)一到縣教師進(jìn)修學(xué)校進(jìn)行培訓(xùn),熟
3、悉系統(tǒng)的使用和維護(hù)?! ?shí)時(shí)視頻圖像處理是圖像處理領(lǐng)域的研究熱點(diǎn)之一,廣泛應(yīng)用于監(jiān)控、醫(yī)療、通信領(lǐng)域等。基于單片機(jī)的方案對(duì)于高分辨率視頻數(shù)據(jù)的處理無法滿足實(shí)時(shí)性要求,近年來現(xiàn)場(chǎng)可編程門陣列由于其自身優(yōu)勢(shì)得到了快速發(fā)展,在實(shí)時(shí)圖像處理中的應(yīng)用也越來越廣泛。一些FPGA器件不僅提供了豐富的邏輯資源,還提供了RAM塊、乘法器、鎖相環(huán)、時(shí)鐘資源等,為實(shí)現(xiàn)高性能的數(shù)字信號(hào)處理提供了便利。目前,市場(chǎng)上的數(shù)字視頻處理芯片大多是從歐美、日、韓等地的公司進(jìn)口的,也有一些來自中國(guó)臺(tái)灣,但這些芯片主要適用于一些高度復(fù)雜的系統(tǒng),不適用于單純進(jìn)行視頻處理的場(chǎng)合?! D像插值是圖像處理的基本問題之一。隨著顯示器的分辨率
4、越來越高,原有的視頻源制式越來越跟不上顯示器的發(fā)展速度,故需要采用相應(yīng)的視頻縮放方法將輸入的視頻信號(hào)轉(zhuǎn)變?yōu)榭梢栽陲@示器中實(shí)現(xiàn)點(diǎn)對(duì)點(diǎn)顯示的視頻制式。為了實(shí)現(xiàn)視頻縮放,以及視頻信號(hào)的良好顯示,需要對(duì)視頻信號(hào)進(jìn)行插值處理。本文設(shè)計(jì)了一種基于FPGA的視頻縮放算法,并對(duì)算法進(jìn)行了優(yōu)化。該算法可占用更少的邏輯資源,且易于硬件實(shí)現(xiàn)。 1算法原理 常用縮放算法為了充分發(fā)揮“教學(xué)點(diǎn)數(shù)字教育資源全覆蓋”項(xiàng)目設(shè)備的作用,我們不僅把資源運(yùn)用于課堂教學(xué),還利用系統(tǒng)的特色欄目開展課外活動(dòng),對(duì)學(xué)生進(jìn)行安全教育、健康教育、反邪教教育等豐富學(xué)生的課余文化生活。為了確?!敖虒W(xué)點(diǎn)數(shù)字教育資源全覆蓋”項(xiàng)目設(shè)備正常使用,我校做
5、到安裝、教師培訓(xùn)同步進(jìn)行。設(shè)備安裝到位后,中心校組織各學(xué)點(diǎn)管理人員統(tǒng)一到縣教師進(jìn)修學(xué)校進(jìn)行培訓(xùn),熟悉系統(tǒng)的使用和維護(hù)?! 〕S玫木€性視頻縮放算法有最鄰近插值、雙線性插值、雙三次插值[1]。對(duì)3種插值方式采用MATLAB進(jìn)行檢測(cè)的結(jié)果如圖1所示,其中原圖是一幅512*384的圖像,分別用3種插值方法對(duì)原圖進(jìn)行4*4倍縮小,再進(jìn)行4*4倍放大得出的圖像如圖1~所示。無論是采用PSNR[2]方法還是人眼觀察,最終的實(shí)現(xiàn)效果都為:雙三次插值>雙線性插值>最鄰近插值。最簡(jiǎn)單的插值方式為最鄰近插值,但其實(shí)現(xiàn)的效果最差,邊緣容易產(chǎn)生鋸齒現(xiàn)象;雙線性插值具有低通濾波器特性,會(huì)使高頻信息受損,邊緣處的過渡比較
6、平滑,計(jì)算量比最鄰近插值大;雙三次插值能夠保持較好的圖像細(xì)節(jié),精度較高,但其計(jì)算量最大。權(quán)衡FPGA的邏輯資源與顯示效果,本設(shè)計(jì)采用雙線性插值算法實(shí)現(xiàn)?! ‰p線性插值算法描述 雙線性插值采用可分離的線性插值將4個(gè)最近的像素組合起來: I[x,y]=I[xi,yi]**+I[xi+1,yi]*xf*+I[xi,yi+1]**yf+I[xi+1,yi+1]*xf*yf ?D2為插值的坐標(biāo)定義,下標(biāo)i和f表示各自坐標(biāo)的整數(shù)部分和小數(shù)部分,圖2給了式另外一種解釋。每個(gè)像素的位置用一個(gè)方框表示,其權(quán)值由期望的輸出像素和可用輸入像素之間重疊的面積給出。公式需要8個(gè)乘法運(yùn)算,但對(duì)其進(jìn)行因式分解后,能
7、將乘法運(yùn)算減少到3個(gè),如式所示: I[x,yi]=I[xi,yi]+xf* I[x,yi+1]=I[xi,yi+1]+xf* I[x,y]=Iyi+yf* 2實(shí)現(xiàn)方案 本設(shè)計(jì)主要包含DDR3SDRAM緩存模塊、視頻縮放模塊、輸出顯示模塊和時(shí)鐘生成模塊等,如圖3所示。 緩存模塊 本設(shè)計(jì)采用兩片片外存儲(chǔ)器DDR3為了充分發(fā)揮“教學(xué)點(diǎn)數(shù)字教育資源全覆蓋”項(xiàng)目設(shè)備的作用,我們不僅把資源運(yùn)用于課堂教學(xué),還