高介電常數(shù)柵電介質(zhì)-金屬柵極.doc

《高介電常數(shù)柵電介質(zhì)-金屬柵極.doc》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。

1、高介電常數(shù)柵電介質(zhì)/金屬柵極　　高介電常數(shù)柵電介質(zhì)和金屬柵極技術(shù)(以下簡稱HKMG)使摩爾定律在45/32納米節(jié)點得以延續(xù)。目前的HKMG工藝有兩種主流整合方案，分別是“先柵極”和“后柵極”。“后柵極”又稱為可替換柵極(以下簡稱RMG)，使用該工藝時高介電常數(shù)柵電介質(zhì)無需經(jīng)過高溫步驟，所以VT偏移很小，芯片的可靠性更高。因此業(yè)界在制造高性能芯片時更傾向于選擇RMG工藝。然而，RMG工藝流程涉及更多的工藝步驟，面臨更多的工藝難關(guān)和設(shè)計限制。難關(guān)之一就是平坦度極難達標(biāo)?！　〉湫偷腞MG工藝流程依次包括(圖1)：臨時多晶硅柵極結(jié)構(gòu)的形成，第一層

2、間電介質(zhì)(ILD0)氧化硅的沉積，ILD0化學(xué)機械研磨直至臨時多晶硅柵極完全曝露，刻蝕去除多晶硅柵極，功函數(shù)材料的淀積，金屬鋁的沉積，以及金屬鋁的化學(xué)機械研磨。作為RMG工藝流程步驟之一，ILD0化學(xué)機械研磨對于HKMG結(jié)構(gòu)的順利形成至關(guān)重要。　　　　由于柵極結(jié)構(gòu)對尺寸控制要求非常嚴(yán)格(WIW和WID)，如果缺少嚴(yán)格控制最終研磨厚度的工藝手段，將會帶來一系列的工藝整合問題，比如：柵極電阻波動，柵極填充不足，源/漏極曝露等等。這些問題最終都會損害芯片性能。為了確保芯片的優(yōu)良性能和可靠性，制造工藝必須嚴(yán)格控制WIW、WID以及WTW的厚度差異

3、。　　應(yīng)用材料公司已經(jīng)成功研發(fā)出一套在Reflexion?LK機臺上實現(xiàn)的三步化學(xué)機械研磨工藝，以解決ILD0化學(xué)機械研磨過程中的WIW、WID和WTW厚度控制問題。第一步(P1)，研磨移除大部分的ILD0電介質(zhì)材料;第二步(P2)，采用FA繼續(xù)研磨，接觸到柵極區(qū)域氮化硅層后停止;第三步(P3)，柵極區(qū)域的氮化硅層被徹底磨掉，多晶硅柵極完全曝露。圖2演示了在ILD0化學(xué)機械研磨過程中，溝槽區(qū)氧化硅研磨去除的全過程?！　　　嶒灱?xì)節(jié)　　應(yīng)用材料公司的Reflexion?LK研磨機臺包括一個FA研磨盤和兩個標(biāo)準(zhǔn)的旋轉(zhuǎn)式研磨漿研磨盤，使用可以控

4、制5個獨立區(qū)域壓力的TItanContourTM研磨頭(圖3)。FA研磨盤配有3M公司生產(chǎn)的SlurryFreeTM固結(jié)磨料卷軸和SlurryFreeP6900基底研磨墊。研磨漿研磨盤配有DowChemical公司生產(chǎn)的IC1010TM研磨墊和3M公司生產(chǎn)的研磨墊修復(fù)刷。P1使用Cabot公司生產(chǎn)的Semi-SperseRSS-12氧化硅研磨漿;P2使用FA研磨液;P3使用專用的研磨漿?！　　　”疚膶⒔y(tǒng)一使用一種簡化的柵極結(jié)構(gòu)(圖4)以評估不同工藝的表現(xiàn)。柵極區(qū)域結(jié)構(gòu)從上到下依次為：氧化硅/氮化硅/多晶硅/柵極氧化物/單晶硅，“溝槽”特指

5、柵極與柵極之間的區(qū)域(結(jié)構(gòu)為：氧化硅/單晶硅)。在尺寸大于50微米的測量區(qū)，薄膜厚度的測量使用Nanometrics公司的NanoTM9010b。而對柵極尺寸小于100納米的測量點，則需要通過掃描電子顯微鏡(SEM)進行縱切面觀測。本文中，一部分樣品通過機械劈裂的方式獲得晶圓縱切面;另一部分樣品使用聚焦離子束(FIB)局部切割晶圓露出縱切面?！　　　〗Y(jié)果與討論　　P3需要無選擇性的研磨漿　　因為P3之后的平坦度要求非常嚴(yán)格，P3的研磨傾向于使用無選擇性研磨漿。該研磨漿在氮化硅、氧化硅和多晶硅上都有可觀的磨率。首先，氮化硅的磨率必需足夠高才

6、能保證多晶硅柵極完全曝露。如果氧化硅的研磨率顯著低于氮化硅和多晶硅，則可能導(dǎo)致溝槽區(qū)域明顯凸起，并隨著過度研磨而惡化。如果多晶硅的研磨率顯著低于氮化硅和氧化硅，那么柵極和溝槽之間的高度差會對研磨不足或過度研磨非常敏感。使用無選擇性的研磨漿將會減少由于P3研磨時間不同造成的柵極和溝槽之間的高度差變化?！　2FA工藝可以降低P3之后溝槽氧化硅的WID厚度差異　　FA工藝已被廣泛應(yīng)用于直接研磨淺溝槽隔離(STI)。FA可以選擇性的停在氮化硅表面，并展現(xiàn)出優(yōu)異的研磨平坦度和低的凹缺陷。與STI類似，ILD0的研磨也包括停在氮化硅表面的步驟。這種

7、極低氮化硅損失和極低氧化硅凹缺陷的工藝特點使得FA成為ILD0研磨工藝中WIW和WID厚度控制的關(guān)鍵。在柵極密集區(qū)，由于特征尺寸很小，不論使用FA工藝還是高選擇性的研磨漿(HSS)研磨工藝，凹缺陷一般都比較低(圖5)。然而在外圍區(qū)域，特征尺寸可能達到50微米以上，HSS研磨工藝一般都會產(chǎn)生明顯的凹缺陷(>200?)，而FA研磨工藝仍能保持低凹缺陷(