寬禁帶半導體電力電子器件國家重點實驗室

《寬禁帶半導體電力電子器件國家重點實驗室》由會員上傳分享，免費在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、寬禁帶半導體電力電子器件國家重點實驗室2017-2018年開放基金課題指南碳化硅（SiC）、氮化鎵（GaN）為代表的寬禁帶半導體材料具有禁帶寬度大、擊穿場強高、導熱能力好等性能優(yōu)勢，以此加工制造的寬禁帶電力電子器件具有高頻、高壓、高效、耐高溫、抗輻照、高可靠和大功率的優(yōu)勢和特性，被譽為帶動“新能源革命”的“綠色能源”器件，對國民經(jīng)濟和國防領(lǐng)域有著十分巨大的牽拉帶動作用。寬禁帶半導體電力電子器件國家重點實驗室瞄準國際技術(shù)研究前沿和我國重大應用需求，將開展一系列關(guān)鍵技術(shù)及專項研究攻關(guān)。為支撐實驗室研究工作，提升自主創(chuàng)新能力，促進學科交叉和高水平學術(shù)交流，實驗室

2、發(fā)布2017-2018年開放基金課題如下：(一)SiC溝槽MOSFET器件關(guān)鍵技術(shù)研究1、研究目標針對高電流密度、高可靠SiC功率MOSFET研制要求，開展溝槽結(jié)構(gòu)SiCMOSFET的結(jié)構(gòu)設(shè)計和工藝技術(shù)研究。探索SiC溝槽MOSFET芯片的設(shè)計仿真方法，建立器件物理結(jié)構(gòu)形式對溝槽底部電場分布的作用規(guī)律，闡明強電場引起柵介質(zhì)失效的機理，提出并實現(xiàn)增強柵介質(zhì)可靠性的加固新結(jié)構(gòu)。開展高質(zhì)量SiC溝槽形成工藝與柵介質(zhì)形成技術(shù)研究，建立U型槽刻蝕工藝、槽側(cè)壁離子注入和柵介質(zhì)形成等關(guān)鍵工藝技術(shù)，研制出具有高柵介質(zhì)可靠性、高電流密度的SiC功率MOSFET器件樣品。71

3、、主要研究內(nèi)容1）高電流密度SiC溝槽MOSFET芯片結(jié)構(gòu)設(shè)計；2）SiC溝槽MOSFET柵介質(zhì)可靠性加固技術(shù)研究；3）高質(zhì)量SiC溝槽與柵介質(zhì)形成工藝技術(shù)研究。2、技術(shù)指標1200VSiC溝槽MOSFET樣品：1）單芯片導通電阻￡80mΩ；2）比導通電阻￡4.5mΩ?cm2；3）最大工作柵壓下柵介質(zhì)電場強度<3MV/cm。3、進度要求18個月。4、經(jīng)費要求建議不超過30萬元。5、成果形式1）SiC溝槽MOSFET樣品；2）發(fā)表高水平論文3篇；3）申請發(fā)明專利2項；4）技術(shù)研究報告3份。(一)SiC功率MOSFET器件可靠性研究1、研究目標7隨著應用領(lǐng)域的

4、不斷擴展，SiC功率MOSFET面臨著日益嚴峻的可靠性考驗，尤其涉及更高工作電壓、更大驅(qū)動電流、更快開關(guān)速度以及更極端溫度等惡劣應用環(huán)境。極限溫度和高壓偏置、大電流沖擊及開關(guān)瞬時脈沖尖峰等造成的器件過早失效，該問題已成為制約SiC功率MOSFET進一步發(fā)展的瓶頸。通過本項目對SiC功率MOSFET器件失效及退化機理展開深入研究，揭示器件在各種惡劣應力條件下失效或參數(shù)退化的本質(zhì)，指導高可靠SiC功率MOSFET器件設(shè)計，支撐長壽命、高可靠SiC功率MOSFET產(chǎn)品技術(shù)的建立。1、研究內(nèi)容1）SiCMOSFET表面不同區(qū)域界面損傷探測方法研究；2）SiC功率M

5、OSFET器件失效及參數(shù)退化機理研究。2、技術(shù)指標1200VSiC功率MOSFET樣品：1）150℃、±1.1Vgate,op柵偏置應力168小時，閾值電壓偏移＜15%；2）單次雪崩耐量≥110mJ；3）80%標稱電流值重復雪崩應力1M次后器件參數(shù)（閾值、導通電阻）退化＜10%；4）器件HBM模式ESD防護水平≥2kV。3、進度要求18個月。4、經(jīng)費要求建議不超過30萬元。5、成果形式71）SiC功率MOSFET樣品；2）發(fā)表SCI論文3篇；3）申請發(fā)明專利2項；4）技術(shù)研究報告3份。(一)高耐壓Ga2O3基功率開關(guān)器件關(guān)鍵技術(shù)研究1、研究目標本項目以發(fā)展

6、高耐壓Ga2O3基肖特基二極管功率器件為目標，圍繞同質(zhì)外延、缺陷控制和結(jié)構(gòu)設(shè)計等關(guān)鍵問題開展研究，采用激光分子束外延技術(shù)實現(xiàn)低位錯密度Ga2O3的同質(zhì)外延及可控摻雜，重點探索金屬接觸、表面鈍化技術(shù)等關(guān)鍵工藝研制Ga2O3基肖特基功率器件原型，設(shè)計場板和終端結(jié)構(gòu)抑制尖峰電場提高器件耐壓性能，揭示材料微觀結(jié)構(gòu)、缺陷行為及對器件擊穿效應的影響規(guī)律，為推進新型功率器件關(guān)鍵技術(shù)的發(fā)展建立材料和物理基礎(chǔ)。2、主要研究內(nèi)容1）基于β-Ga2O3襯底的同質(zhì)外延和摻雜控制研究；2）β-Ga2O3材料缺陷識別和控制研究；3）β-Ga2O3肖特基器件研制及耐壓結(jié)構(gòu)設(shè)計。3、技術(shù)

7、指標1）β-Ga2O3襯底上同質(zhì)外延低位錯密度外延層，位錯密度低于5×106cm-2，n型摻雜濃度在1015~1019cm-3范圍內(nèi)可控，表面粗糙度低于1.5nm；2）β-Ga2O37基肖特基二極管耐壓大于1000V，開啟電壓小于1.8V，導通電阻小于6mΩ?cm2，開關(guān)比大于108；1、進度要求18個月。2、經(jīng)費要求建議不超過30萬元。3、成果形式1）β-Ga2O3材料及器件樣品；2）關(guān)鍵技術(shù)研究報告2份；3）發(fā)表SCI論文2-3篇；4）申請發(fā)明專利1項。(一)SiCMOSFET用高溫驅(qū)動IC關(guān)鍵技術(shù)研究1、研究目標以開發(fā)SiCMOSFET高溫驅(qū)動IC為

8、目標，圍繞驅(qū)動IC的電路設(shè)計、抗干擾能力、高壓隔離、高溫工作等關(guān)鍵