基于cpld的數字電子鐘設計報告

基于cpld的數字電子鐘設計報告

ID:3143667

大?。?76.50 KB

頁數:23頁

時間:2017-11-19

基于cpld的數字電子鐘設計報告_第1頁
基于cpld的數字電子鐘設計報告_第2頁
基于cpld的數字電子鐘設計報告_第3頁
基于cpld的數字電子鐘設計報告_第4頁
基于cpld的數字電子鐘設計報告_第5頁
資源描述:

《基于cpld的數字電子鐘設計報告》由會員上傳分享,免費在線閱讀,更多相關內容在行業(yè)資料-天天文庫。

1、EDA實驗室CPLD原理及應用課程學習報告學生姓名:鄭國安同組者姓名:柯晶晶23EDA實驗室目錄引言4一:VHDL的概述4第一章各模塊設計7一設計要求及目的71.1設計要求71.2目的7二各程序模塊設計說明及仿真72.160進制計數器72.224進制計數器:112.38進制計數器:132.4花樣鬧鐘:15第二章設計過程及結論21一設計過程:21二測試及結論:22三學習心得:2323EDA實驗室內容簡要本次CPLD課程學習的主要任務是靈活地運用CPLD相關知識、基本的VHDL硬件描述語言編程得到我們想要的器件以實現我們所預

2、期的功能,最終設計出產品——數字電子鐘。實現的基本功能是時、分、秒在數碼管上的顯示和分鐘、小時的校準,擴展部分有以下幾點:整點報時、定時鬧鐘、定時花樣鬧鐘。23EDA實驗室引言一:VHDL的概述硬件描述語言(hardwaredescriptionlanguage,HDL)是電子系統(tǒng)硬件行為描述、結構描述、數據流描述的語言。目前,利用硬件描述語言可以進行數字電子系統(tǒng)的設計。隨著研究的深入,利用硬件描述語言進行模擬電子系統(tǒng)設計或混合電子系統(tǒng)設計也正在探索中。國外硬件描述語言種類很多,有的從Pascal發(fā)展而來,也有一些從C語

3、言發(fā)展而來。有些HDL成為IEEE標準,但大部分是企業(yè)標準。VHDL來源于美國軍方,其他的硬件描述語言則多來源于民間公司??芍^百家爭鳴,百花齊放。這些不同的語言傳播到國內,同樣也引起了不同的影響。在我國比較有影響的有兩種硬件描述語言:VHDL語言和VerilogHDL語言。這兩種語言已成為IEEE標準語言。電子設計自動化(electronicdesignautomation,EDA)技術的理論基礎、設計工具、設計器件應是這樣的關系:設計師用硬件描述語言HDL描繪出硬件的結構或硬件的行為,再用設計工具將這些描述綜合映射成與

4、半導體工藝有關的硬件配置文件,半導體器件FPGA則是這些硬件配置文件的載體。當這些FPGA器件加載、配置上不同的文件時,這個器件便具有了相應的功能。在這一系列的設計、綜合、仿真、驗證、配置的過程中,現代電子設計理論和現代電子設計方法貫穿于其中。以VHDL語言表達設計意圖,以FPGA作為硬件實現載體,以計算機為設計開發(fā)工具,以EDA軟件為開發(fā)環(huán)境的現代電子設計方法日趨成熟。在這里,筆者認為,要振興我國電子產業(yè),需要各相關專業(yè)的人士共同努力。HDL語言的語法語義學研究與半導體工藝相關聯的編譯映射關系的研究,深亞微米半導體工藝

5、與EDA設計工具的仿真、驗證及方法的研究,這需要半導體專家和操作系統(tǒng)專家共同努力,以便能開發(fā)出更加先進的EDA工具軟件。軟件、硬件協同開發(fā)縮短了電子設計周期,加速了電子產品更新換代的步伐。毫不夸張地說,EDA工程是電子產業(yè)的心臟起搏器,是電子產業(yè)飛速發(fā)展的原動力。本書從應用的角度向國內廣大讀者介紹VHDL編程技術,讓大家掌握HDL編程,了解FPGA結構,學會使用EDA工具,為集成電路前端設計打下基礎。23EDA實驗室二:設計方案及分析數字鐘組成框圖:時譯碼顯示分譯碼顯示秒譯碼顯示24進制小時計數器60進制小時計數器60進

6、制小時計數器或門或門ENRESETCP設計分析:數字電子鐘由2個60進制的計數器,1個24進制的計數器共3個基本模塊構成,3個計數器用一個時鐘信號CP(1Hz),為同步8421BCD碼輸出的計數器。23EDA實驗室數字鐘組成框圖中兩個或門的輸出分別接60進制分計數器和24進制小時計數器的時鐘輸入端。在控制端(Adj_Hour、Adj_Min)的作用下,每產生一個脈沖信號,使各自或門輸出端所接的計數器加1計數,從而實現對小時和分鐘的校正。正常計數時,計數時鐘信號來自低位計數器的進位輸出,即秒計數器到59秒時,產生輸出信號使

7、分計數器加1,分、秒計數器同時達到最大值(59分59秒)時,產生輸出信號使小時計數器加1.數字鐘的層次結構圖:數字鐘頂層模塊小時計數器分計數器秒計數器十進制計數器六進制計數器六進制計數器十進制計數器邏輯設計:實現上述功能的VHDL程序將在后面的章節(jié)中一一介紹。整個程序分為2個層次4個模塊,底層由3個模塊組成,即六進制計數器模塊、十進制計數器模塊和24進制計數器模塊。頂層有一個模塊,它調用底層的3個模塊完成數字鐘的計時功能。其中,底層的六進制計數器模塊和十進制計數器模塊分別被調用兩次,構成60進制的秒計數器和分計數器。23

8、EDA實驗室第一章各模塊設計一設計要求及目的1.1設計要求1.1.1在EDA實驗箱的數碼管上,顯示時鐘的小時、分鐘和秒;1.1.2具有時、分、秒、計數顯示功能,以24小時循環(huán)計時;1.1.3具有清零,調節(jié)小時、分鐘功能;1.1.4當時鐘到了整點的時候,蜂鳴器發(fā)出聲音,時間長度自行設定。1.2目的1.2.1熟練操作MA

當前文檔最多預覽五頁,下載文檔查看全文

此文檔下載收益歸作者所有

當前文檔最多預覽五頁,下載文檔查看全文
溫馨提示:
1. 部分包含數學公式或PPT動畫的文件,查看預覽時可能會顯示錯亂或異常,文件下載后無此問題,請放心下載。
2. 本文檔由用戶上傳,版權歸屬用戶,天天文庫負責整理代發(fā)布。如果您對本文檔版權有爭議請及時聯系客服。
3. 下載前請仔細閱讀文檔內容,確認文檔內容符合您的需求后進行下載,若出現內容與標題不符可向本站投訴處理。
4. 下載文檔時可能由于網絡波動等原因無法下載或下載錯誤,付費完成后未能成功下載的用戶請聯系客服處理。