資源描述：
《【碩士論文】基于FPGACPLD的嵌入式系統(tǒng)的設(shè)計(jì)與研究.pdf》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。
1、上海交通大學(xué)碩士學(xué)位論文基于FPGA/CPLD的嵌入式系統(tǒng)的設(shè)計(jì)與研究姓名：李志申請(qǐng)學(xué)位級(jí)別：碩士專業(yè)：控制理論與控制工程指導(dǎo)教師：朱仲英2003.1.1上海交通大學(xué)碩士學(xué)位論文I基于FPGA/CPLD的嵌入式系統(tǒng)的設(shè)計(jì)與研究摘要隨著工業(yè)生產(chǎn)和日常生活中智能設(shè)備的增多嵌入式系統(tǒng)的應(yīng)用越來越廣泛功能越來越復(fù)雜與此同時(shí)由于采用嵌入式系統(tǒng)的產(chǎn)品推向市場(chǎng)的時(shí)間與產(chǎn)品取得的利潤(rùn)成反比嵌入式系統(tǒng)的設(shè)計(jì)周期越來越短更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能使得嵌入式系統(tǒng)設(shè)計(jì)研究成為工業(yè)界和學(xué)術(shù)界的關(guān)注的問題合理的嵌入式系統(tǒng)設(shè)計(jì)流程有助于提高設(shè)計(jì)效率嵌入式系統(tǒng)設(shè)計(jì)主要流程包括系
2、統(tǒng)需求分析系統(tǒng)功能軟硬件劃分系統(tǒng)功能實(shí)現(xiàn)和系統(tǒng)功能驗(yàn)證四部分其中系統(tǒng)功能軟硬件劃分是流程中關(guān)鍵的步驟一個(gè)糟糕的劃分將大大延長(zhǎng)設(shè)計(jì)周期和增加設(shè)計(jì)成本由于內(nèi)在的并行性硬件實(shí)現(xiàn)往往延遲少速度快可以得到較高性能,但比較昂貴而軟件實(shí)現(xiàn)比較便宜但性能也較低好的軟硬件功能劃分在開銷與性能之間折衷同時(shí)獲取軟件實(shí)現(xiàn)的代價(jià)低廉和硬件實(shí)現(xiàn)的良好性能利用FPGA/CPLD實(shí)現(xiàn)嵌入式系統(tǒng)的硬件功能也有助于提高設(shè)計(jì)效率FPGA/CPLD具有開發(fā)周期短開發(fā)成本低開發(fā)風(fēng)險(xiǎn)低和現(xiàn)場(chǎng)可靈活配置等特點(diǎn)作者根據(jù)上述流程完成大型噴墨打印機(jī)國(guó)產(chǎn)化中最具挑戰(zhàn)性的工作控制圖像打印的嵌入式系統(tǒng)設(shè)
3、計(jì)且在軟硬件劃分階段采用了與傳統(tǒng)不同的實(shí)現(xiàn)方式圖像數(shù)據(jù)的打印準(zhǔn)備時(shí)間是嵌入式系統(tǒng)的重要指標(biāo)該時(shí)間由圖像數(shù)據(jù)格式轉(zhuǎn)換時(shí)間和圖像數(shù)據(jù)總線傳輸時(shí)間組成傳統(tǒng)實(shí)現(xiàn)方法圖像數(shù)據(jù)格式轉(zhuǎn)換和圖像數(shù)據(jù)總線傳輸I上海交通大學(xué)碩士學(xué)位論文II串行操作很難大幅度減少圖像數(shù)據(jù)打印前的處理時(shí)間因而無法采用高速打印頭而本論文中提出的實(shí)現(xiàn)方法利用FPGA實(shí)現(xiàn)作者提出的圖像數(shù)據(jù)格式轉(zhuǎn)換算法大幅減少圖像數(shù)據(jù)打印前的處理時(shí)間從而突破高頻率打印頭的瓶頸使開發(fā)國(guó)產(chǎn)高速噴墨打印機(jī)成為可能具有較好的經(jīng)濟(jì)效益和社會(huì)效益文中最后簡(jiǎn)單描述了目前國(guó)際上嵌入式系統(tǒng)設(shè)計(jì)方面的研究熱點(diǎn)以及未來嵌入式系統(tǒng)的
4、設(shè)計(jì)模式關(guān)鍵詞:嵌入式系統(tǒng)FPGA劃分?jǐn)?shù)據(jù)格式轉(zhuǎn)換II上海交通大學(xué)碩士學(xué)位論文IIITHEDESIGNANDRESEARCHOFEMBEDDEDSYSTEMSBASEDONFPGAANDCPLDABSTRACTWiththeincreasingdemandaboutintelligentdevicesintheindustrialfieldandordinarylife,theapplicationsofembeddedsystemsbecomemoreandmorewidespread.Atthesametime,duetotheeffecto
5、falatemarketdelivery,thedesigncycleofembeddedsystemsbecomesshorterandshorter.Torealizemorecomplexfunctionsintightertime-to-marketwindowmakesthedesignandresearchofembeddedsystemnecessary.Reasonabledesignflowofembeddedsystemscanimprovethedesignefficiency.Themaindesignflowinclud
6、essystemrequirementanalysis,hardware-softwarefunctionpartitioning,implementationandverification.Oneofthemostimportanttasksperformedinthedesignflowisthehardware-softwarefunctionpartitioning.Abadpartitioningmayaffectthedesigntimeandcost.Duetotheinherentparallelismandhighspecifi
7、city,hardwareimplementationstendtoexecutewithhighperformance,buttheyaremorecostlytoimplement.Software,ontheotherhand,tendtohaveacheaperimplementation,butataslowerexecutiontime.Agoodcompromiseincost-performancecanbeobtainedIII上海交通大學(xué)碩士學(xué)位論文IVifoneleveragesthecostofsoftwareimplem
8、entationswiththeperformanceofhardwareimplementation.UsingFPGAandCPLD
