基于fpgausb設備接口設計論文

《基于fpgausb設備接口設計論文》由會員上傳分享，免費在線閱讀，更多相關內(nèi)容在學術論文-天天文庫。

1、西南交通大學碩士研究生學位論文第l頁摘要目前，USB接口特點眾多，比如傳輸速率快、即插即用、靈活性高、成本低、簡便易用等特點，USB接口越來越受消費者、研究者的青睞，它的研究投入也就隨之增加，如此USB接口得到了迅猛的發(fā)展，設備的數(shù)量和種類隨之極巨增長。據(jù)專業(yè)機構(gòu)報導，2010年USB電子產(chǎn)品年發(fā)貨量就從2005年的13億增至27．9億。所以本論文的研究具有很大的市場價值以及廣泛的應用前景。本論文通過對USB協(xié)議規(guī)范的研究，并參照CypressSemiconductor的EZ--USBFX2系列CY7C68013的結(jié)構(gòu)，設計了一種能

2、同時支持全速和高速數(shù)據(jù)傳輸?shù)腢SB2．0設備接口，并進行了FPGA的驗證和測試。本論文做了如下主要工作：首先，從多方面對USB2．0體系結(jié)構(gòu)和USB2．0通信協(xié)議做較為詳細的分析，其主要內(nèi)容有體系結(jié)構(gòu)、物理接口特性、數(shù)據(jù)通信流及協(xié)議規(guī)范等。其次，對FPGA的設計流程進行了研究，簡要介紹了本論文開發(fā)芯片的設計流程以及使用的開發(fā)軟件。接著，參照CY7C68013的結(jié)構(gòu)基礎，從PHY模塊、UTMI模塊、協(xié)議層PL模塊、控制和狀態(tài)寄存器模塊、存儲器和仲裁器模塊對論文所設計的USB2．0設備接口進行了詳細的描述。最后，使用Xilinx的ISE

3、軟件，對各個模塊進行VerilogHDL語言描述，并編寫各個模塊的testbench，使用第三方的ModelSim仿真軟件進行功能仿真，仿真結(jié)果表明該設備接口系統(tǒng)設計邏輯完整、時序正確能夠?qū)崿F(xiàn)與主機的數(shù)據(jù)通信，得到了比較好的效果，驗證了該設計方案的可行性。關鍵詞：FPGA；USB設備接口；VerilogHDL西南交通大學碩士研究生學位論文第1l頁AbstractCurrently,therearemanyexcellentfeaturesinUSBinterface，likefasttransmission，flexible，low

4、cost，easytouse，ctc．Withtheincreasingnumberofconsumers，theinvestmentofresearchinUSBtechnologyisalsogrowing．Itmakesthistechnologydevelopedrapidlyandmoreequipmentswiththisinterfacehaveappeared．Accordingtothesurvey,thenumberofUSBelectricproductshasreachedto27．9hundredmilli

5、onin2010from13hundredmillionin2005．Therefore，thisresearchisofgreatvalueinmarketandhasabroadappropriateprospect．ThisarticleresearchestheUSBprotocol，accordingtoachipCY7C68013madeinCypressSemiconductorcompany,designedainterfacewithUSB2．0supportingbothfull·-speedandhigh·-s

6、peedmodeltotransportdata,finallyitistestedandverifiedthroughFPGA．Firstly,structureandprotocolofUSB2．0isanalyzedindetailfrommanyangles，includingsystemstructure，propertiesofphysicsinterface，datatrafficflow,protocolspecificationsandSOon．Secondly,designingprocessofFPGAisre

7、search．ed．ThewayofUsingofdevelopingchipandsoftwareissummarized．Andthen，referringtothe‘basicconstructionofchipCY7C68013，thedesignofUSB2．0interfaceisdescribedfromPHYmodule，UTMImodule，protocollayerPLmodule，controllingandstatusregistermodule，memoryunitandmoderatormodule．Fi

8、nally,ISEso,warewhichisdesignedbyXilinxcompanyisused，andallkindsofmodulesaredescribedbyVerilogHDLlanguage，alsothetest