數(shù)字電路與邏輯電路設(shè)計(jì)實(shí)驗(yàn)

《數(shù)字電路與邏輯電路設(shè)計(jì)實(shí)驗(yàn)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫。

1、第9章實(shí)驗(yàn)?本章要點(diǎn)實(shí)驗(yàn)是進(jìn)行科學(xué)研究、創(chuàng)新的重要方法。開設(shè)實(shí)驗(yàn)課的目的就是培養(yǎng)探索科學(xué)精神，掌握科學(xué)研究的正確方法，提高實(shí)驗(yàn)?zāi)芰?。?shù)字電路與邏輯設(shè)計(jì)實(shí)驗(yàn)是電類專業(yè)學(xué)生培養(yǎng)邏輯思維，建立工程應(yīng)用思維重要的一環(huán)本章實(shí)驗(yàn)以一完整課題的形式，分離出幾個(gè)相對獨(dú)立又有聯(lián)系的基礎(chǔ)實(shí)驗(yàn)項(xiàng)目，最后合而為一成為系統(tǒng)。既對基本理論知識進(jìn)行驗(yàn)證與強(qiáng)化，又建立系統(tǒng)設(shè)計(jì)的概念；既通過集成元器件構(gòu)成的功能電路進(jìn)行了基礎(chǔ)訓(xùn)練，又從功能電路之間的構(gòu)成關(guān)系中達(dá)到理論知識的全面貫通，同時(shí)加強(qiáng)了系統(tǒng)總體調(diào)試的方法訓(xùn)練。做好本課程實(shí)驗(yàn)也為后續(xù)課程的學(xué)習(xí)奠定良好基礎(chǔ)。

2、實(shí)驗(yàn)中重點(diǎn)注意系統(tǒng)的邏輯構(gòu)思，正確選用搭配元器件，分析邏輯時(shí)序關(guān)系，邏輯概念；以工程應(yīng)用的要求來對待實(shí)驗(yàn)。設(shè)計(jì)項(xiàng)目：多路巡回顯示數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)實(shí)驗(yàn)一TTL門電路邏輯功能測試及三態(tài)輸出門應(yīng)用實(shí)驗(yàn)二中規(guī)模組合邏輯芯片的應(yīng)用及組合邏輯設(shè)計(jì)實(shí)驗(yàn)四存儲器的應(yīng)用擴(kuò)展電路實(shí)驗(yàn)五模數(shù)轉(zhuǎn)換器的應(yīng)用實(shí)驗(yàn)三中規(guī)模時(shí)序邏輯芯片的應(yīng)用及時(shí)序電路設(shè)計(jì)1、實(shí)驗(yàn)基礎(chǔ)及方法2、門電路及分時(shí)控制1、譯碼器及數(shù)據(jù)選擇器2、組合邏輯芯片數(shù)據(jù)手冊3、組合邏輯電路的設(shè)計(jì)1、MSI計(jì)數(shù)器及分頻器2、時(shí)序電路芯片數(shù)據(jù)手冊3、計(jì)數(shù)器的應(yīng)用及其級聯(lián)功能完善擴(kuò)展設(shè)計(jì)1、時(shí)序圖

3、及其控制關(guān)系2、AD轉(zhuǎn)換器的轉(zhuǎn)換關(guān)系及其使用1、數(shù)碼管及其動態(tài)顯示2、存儲器及其編程文件3、存儲器設(shè)計(jì)復(fù)雜譯碼器實(shí)驗(yàn)六：多路巡回顯示數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)實(shí)驗(yàn)體系整體說明實(shí)驗(yàn)一TTL門電路邏輯功能測試及三態(tài)輸出門應(yīng)用一、實(shí)驗(yàn)?zāi)康?、熟悉和掌握綜合實(shí)驗(yàn)箱的基本操作功能2、掌握與或非門邏輯功能及多余輸入端的處理方法3、掌握三態(tài)輸出門的邏輯功能及典型應(yīng)用4、掌握簡單組合邏輯電路的設(shè)計(jì)二、實(shí)驗(yàn)設(shè)備及用具1、數(shù)字邏輯實(shí)驗(yàn)箱一臺2、雙蹤示波器一臺3、萬用表一只4、74LS002片;74LS54、74LS125各1片;連接導(dǎo)線若干三、實(shí)驗(yàn)的基本

4、原理集成邏輯門電路是最簡單和最基本的數(shù)字集成元件。任何復(fù)雜的組合電路和時(shí)序電路都可用邏輯門通過適當(dāng)?shù)慕M合連接而成?；具壿嬤\(yùn)算有與、或、非運(yùn)算，相應(yīng)的基本邏輯門有與、或、非門。目前已有門類齊全的集成門電路，如與非門、或非門、與或非門、異或門等。雖然大、中規(guī)模集成電路相繼問世，但組成某一個(gè)系統(tǒng)時(shí)，仍少不了各種門電路。TTL集成電路由于工作速度快、輸出幅度較大、種類多、不易損壞等特點(diǎn)而使用較廣。1、4路（2-3-3-2）輸入的與或非門74LS54邏輯表達(dá)式：74LS54的邏輯符號和引腳圖如圖9-1所示（1）三種狀態(tài)：高電平、低電平

5、和高阻態(tài)。（2）控制端EN(使能端)：兩種使能方式---低電平使能和高電平使能端無效時(shí)---輸出門處于高阻態(tài)，相當(dāng)于電路與負(fù)載斷開。邏輯符號、引腳圖及功能表如圖9-2所示2、三態(tài)輸出門--74LS1253、三態(tài)輸出門實(shí)現(xiàn)多路信息的分時(shí)采集注意：不允許有兩個(gè)或兩個(gè)以上三態(tài)門的控制端同時(shí)處于使能狀態(tài)，因此操作本實(shí)驗(yàn)時(shí)，我們設(shè)計(jì)一個(gè)2-4譯碼器分時(shí)控制使能端！電路如圖9-3所示四、實(shí)驗(yàn)內(nèi)容及要求1、熟悉綜合實(shí)驗(yàn)箱的基本功能；2、與或非門邏輯功能的測試及多余輸入端的處理以與或非門74LS54作為測試器件，正確處理多余輸入端（C、D、E

6、、H、I、J），最終實(shí)現(xiàn)邏輯表達(dá)式多余輸入端狀態(tài)處理（0、1、懸空）CDEHIJ輸入端輸出端輸入端輸出端ABFGYABFGY0000100000011001001010100011101101001100010111010110111001111111表9-374LS54邏輯功能測試3、應(yīng)用三態(tài)輸出門實(shí)現(xiàn)多路信號分時(shí)傳輸（總線傳輸）（1）使能控制器的設(shè)計(jì)（2-4譯碼器）如前所述，總線傳輸中三態(tài)門的使能端只能一個(gè)有效（即只允許一個(gè)EN=0），因此需要設(shè)計(jì)一個(gè)“使能控制器”。要求：A：“使能控制器”由兩個(gè)輸入端（A、B）和四個(gè)選通

7、輸出端（E0、E1、E2和E3）組成。其真值表如表9-2。B、應(yīng)用2輸入與非門完成“使能控制器”的電路設(shè)計(jì)，其中74LS00含四個(gè)2輸入與非門，2輸入與非門邏輯符號及74LS00引腳圖如圖9-4。（2）實(shí)現(xiàn)多路信號分時(shí)傳輸?shù)臏y試結(jié)合圖9-3及前面設(shè)計(jì)的“使能控制器”電路完成多路信號分時(shí)傳輸?shù)碾娐穲D，在通道輸入端（1A、2A、3A和4A）分別輸入不同的四組連續(xù)脈沖信號，通過改變通道選擇端（Ａ、Ｂ）的端口狀態(tài)，觀察總線輸出（Y）的變化。Q100011011f=??f=??f=??f=??f=??五、實(shí)驗(yàn)步驟1、測試與或非門邏輯的功

8、能①根據(jù)實(shí)驗(yàn)內(nèi)容的要求畫出實(shí)驗(yàn)邏輯接線圖并連接電路；②確認(rèn)電路電源連接正確后，閉合實(shí)驗(yàn)箱的總電源和+5V電源開關(guān);③合理設(shè)置多余輸入端C、D、H、I及J的狀態(tài)，按照表9-3所列的輸入變量，分別測試的相應(yīng)的輸出電平；④將C、D、H、I及J的處理狀態(tài)，測試結(jié)果一并記入表9-3中；