資源描述：
《基于xilinx+virtex-ⅱ+pro的過程級動態(tài)部分可重構(gòu)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)》由會員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在學(xué)術(shù)論文-天天文庫。
1、碩士學(xué)位論文第重章緒論當(dāng)前，傳統(tǒng)計(jì)算模式的實(shí)現(xiàn)方式主要有眾SlC和通用處理器兩種。ASlC主要特點(diǎn)是由于為特定計(jì)算任務(wù)專門設(shè)計(jì)，因此能做到設(shè)計(jì)精確，可得到極高的運(yùn)算速度及效率，設(shè)計(jì)電路的約束基本上是在物理層次的實(shí)現(xiàn)上，但其最大缺陷是在完成制造以后不能進(jìn)行修改，一量遇到不同的工作環(huán)境，就需要對ASlC重新設(shè)計(jì)，往往導(dǎo)致ASlC的設(shè)計(jì)成本離，靈活性差。通用處理器則恰燴相反，一般擁有一套屬于自己的指令集。在執(zhí)行任務(wù)之前都是將任務(wù)抽象為指令集，選擇其中的指令依某種算法構(gòu)成一個新的指令序列，就成了完成特定計(jì)算任務(wù)的軟件，也就是通過用編程語言來實(shí)現(xiàn)不同的功能。這樣逶過修改軟件便可達(dá)
2、到改變系統(tǒng)功能的露的，對硬件無霈做任何改動。雖然通用處理器擁有很高的靈活性，但是它的可編程性是以犧牲系統(tǒng)的性能和速度為代價換來的，常常導(dǎo)致執(zhí)行效率低下，這是因?yàn)槲⑻幚碓谶\(yùn)算時，按預(yù)先設(shè)定好的指令序列逐條執(zhí)行，而每條指令的執(zhí)行一般都要經(jīng)過“讀取指令一譯碼一執(zhí)行一存儲一寫回’’五個步驟，這不僅增加了系統(tǒng)處理的時聞，也使系統(tǒng)的復(fù)雜性增加。從上述的簡要分析可以獲知，當(dāng)前主流計(jì)算模式的實(shí)現(xiàn)存在的主要問題是：處理器計(jì)算模式能夠靈活地實(shí)現(xiàn)各種計(jì)算任務(wù)，但是在性能上存在缺陷；ASIC計(jì)算模式雖然性能較高，卻不能夠靈活地應(yīng)對計(jì)算任務(wù)的改變。為了有效地解決計(jì)算效率和靈活性兩者的權(quán)衡問題，蠢
3、從上個世紀(jì)九十年代末至今，可重構(gòu)計(jì)算技術(shù)逐漸成為研究的熱點(diǎn)。l，l一可重梅計(jì)算技術(shù)概述l。1．1可重構(gòu)計(jì)算技術(shù)定義可重構(gòu)計(jì)算技術(shù)是指數(shù)字系統(tǒng)制造完成以后，其硬件結(jié)構(gòu)可以根據(jù)需要重新配置的技術(shù)，簡單的說就是利用現(xiàn)場可編程門陣列FPGA來實(shí)現(xiàn)特殊功能的計(jì)算任務(wù)【l】。早在20世紀(jì)60年代末，美國加利福尼亞大學(xué)的GeraidEstrin就提出了重構(gòu)計(jì)算的概念，并研制了原型系統(tǒng)。該系統(tǒng)由毒#柔性但霹編程的處理器和柔性的由程序控制重構(gòu)的數(shù)字邏輯部件兩部分組成。該系統(tǒng)其硬件和軟件盡管抽象層次不高但均可編程重構(gòu)。由于當(dāng)時實(shí)現(xiàn)技術(shù)尚不完善，故Estrin研制的系統(tǒng)只是其理論設(shè)計(jì)的粗略近
4、似。但這種結(jié)構(gòu)奠定了以后可重構(gòu)計(jì)算系統(tǒng)的核心基礎(chǔ)弘】。西前，能夠被廣泛接受的定義是由加州大學(xué)德克利分校的AndfeDehon和兩hWawrzynek提出的，他們通過與其它計(jì)算系統(tǒng)的組織結(jié)構(gòu)比較的基礎(chǔ)上，在廣義基于Ⅵrtex一ⅡPro系列FPGA動態(tài)部分可重構(gòu)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)上給出了可重構(gòu)計(jì)算系統(tǒng)應(yīng)該具有的兩個關(guān)鍵特點(diǎn)【3】：1)能夠在硬件器件制造后針對計(jì)算任務(wù)進(jìn)行定制；2)能夠?yàn)橛?jì)算任務(wù)提供大量的可以定制的執(zhí)行空間。這兩個關(guān)鍵特點(diǎn)能有效的彌補(bǔ)傳統(tǒng)的ASIC模式不具備制造后可改動的能力以及通用處理器模式不能夠?yàn)椴僮魈峁Ｓ脭?shù)據(jù)通路的缺陷，闡明了可重構(gòu)計(jì)算系統(tǒng)必須同時具備靈活
5、性和高效性等特征。同時，KatherineCompton和ScottHauck對當(dāng)前研究的主流可重構(gòu)計(jì)算系統(tǒng)進(jìn)行了更具體的定義：可重構(gòu)計(jì)算系統(tǒng)是結(jié)合了硬件編程能力的系統(tǒng)。其中，硬件編程是指通過改變一系列物理控制點(diǎn)的方式對硬件應(yīng)該如何工作進(jìn)行定制；控制點(diǎn)的改變將導(dǎo)致硬件的執(zhí)行功效發(fā)生相應(yīng)的改變【4】【51。1．1．2可重構(gòu)計(jì)算體系結(jié)構(gòu)可重構(gòu)計(jì)算系統(tǒng)的一種體系結(jié)構(gòu)是由一個或者多個微處理器與其它一些專用處理模塊一起集成到可重構(gòu)邏輯模塊里面；專用處理模塊通過共享總線或者一些特殊的內(nèi)部網(wǎng)絡(luò)連接和微處理器核通信；微處理器和專用處理模塊可能用到一些片上內(nèi)存作為局部緩存；另外，由于可編
6、程邏輯器件能夠支持動態(tài)的重構(gòu)，那么上述專用處理模塊能夠被動態(tài)的改變，所以需要相應(yīng)的控制和管理組件來處理動態(tài)添加或刪除的專用處理模塊，以及重構(gòu)之后內(nèi)部的通信等問題。這種緊密耦合的體系結(jié)構(gòu)圖如圖1．1中所示，其中專用硬件模塊可以是IP核，也可以是自行設(shè)計(jì)的硬件模塊，用虛線框表示說明專用處理模塊可動態(tài)改變。圖1．1系統(tǒng)結(jié)構(gòu)圖1．1．3可重構(gòu)計(jì)算技術(shù)應(yīng)用盡管可重構(gòu)計(jì)算的概念早在70年代就己經(jīng)提出，但由于沒有理想的硬件條件，這方面的研究沒有取得很大突破。90年代以來，隨著大規(guī)模集成電路的迅速發(fā)展，可編程邏輯器件的出現(xiàn)為可重構(gòu)計(jì)算的研究提供了條件，陸續(xù)實(shí)現(xiàn)了一些可重構(gòu)計(jì)算的應(yīng)用系統(tǒng)
7、。在各FPGA制造商相繼推出的一系列支持部分重構(gòu)的FPGA器件中，早期的FPGA結(jié)構(gòu)中只包含少量的邏輯塊，通常是由細(xì)粒度的可編程邏輯塊通過走線和2碩士學(xué)位論文可編程開關(guān)相連而組成的。但隨著現(xiàn)代工藝的進(jìn)步，現(xiàn)在的FPGA集成度得到了明顯的提高，甚至達(dá)到了數(shù)百萬門的單片F(xiàn)PGA芯片的新水平。這些技術(shù)的高速發(fā)展為以前只是用于實(shí)現(xiàn)簡單的邏輯功能和原形系統(tǒng)設(shè)計(jì)的可重構(gòu)邏輯器件能夠逐步占領(lǐng)計(jì)算系統(tǒng)的核心地位提供了基本支持?？芍貥?gòu)計(jì)算利用了可編程器件可多次重復(fù)配置邏輯狀態(tài)的特性，能以較少的硬件資源實(shí)現(xiàn)較復(fù)雜的邏輯電路功能，在提高系統(tǒng)執(zhí)行速度的同時又顯著
