基于fpga_dsp的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

《基于fpga_dsp的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、第30卷第4期吉首大學(xué)學(xué)報(bào)(自然科學(xué)版)Vol.30No.42009年7月JournalofJishouUniversity(NaturalScienceEdition)Jul.2009文章編號(hào):1007-2985(2009)04-0065-043基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)楊永東,曾慶立(吉首大學(xué)物理科學(xué)與信息工程學(xué)院,湖南吉首416000)摘要:介紹了1種基于FPGA和DSP的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn),其FPGA采用Altera公司ACEX1K系列的EPIK5OTC144_3器件,DSP芯片采用TI公司TMS320系列的TMS320C6713器件.該系統(tǒng)將A/D采樣的

2、數(shù)據(jù)送往FP2GA,經(jīng)過(guò)FPGA預(yù)處理后送到DSP,最終通過(guò)USB接口送到主控臺(tái),其系統(tǒng)的數(shù)據(jù)采集的實(shí)時(shí)速度最高可達(dá)到100MB/s,適用于大部分的高速數(shù)據(jù)采集場(chǎng)合.關(guān)鍵詞:高速數(shù)據(jù)采集;FPGA;DSP;AD9446中圖分類號(hào):TP29文獻(xiàn)標(biāo)識(shí)碼:A隨著現(xiàn)代測(cè)試技術(shù)的發(fā)展,要求能夠?qū)Ω黝愇⑷跣盘?hào)、高頻信號(hào)以及復(fù)雜信號(hào)進(jìn)行快速、精確的測(cè)量、記錄和處理,對(duì)數(shù)據(jù)采集系統(tǒng)的采樣速率、精度、存儲(chǔ)量、處理速度等提出了越來(lái)越高的要求.高速數(shù)據(jù)采集系統(tǒng)廣泛應(yīng)用于圖像信號(hào)采集、雷達(dá)、通信、遙測(cè)遙感、醫(yī)學(xué)成像等技術(shù)領(lǐng)域.以MCU為控制器的數(shù)據(jù)采集系統(tǒng)中,數(shù)據(jù)采集頻率直接受到MCU速度的限制.以FPGA/CP

3、LD為代表的可編程邏輯器件以其工[1]作穩(wěn)定、速度快、靈活的可編程能力等特點(diǎn)越來(lái)越受到人們的廣泛應(yīng)用.筆者設(shè)計(jì)了1種基于Altera公司的ACEX1K系列FPGA器件EPIK5OTC144_3和TI公司TMS320系列DSP器件TMS320C6713的數(shù)據(jù)采集系統(tǒng),其中高速A/D采樣器件采用了AD公司的AD9446,實(shí)現(xiàn)了高速數(shù)據(jù)采集、處理和傳輸.1系統(tǒng)總體設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)硬件原理框圖如圖1所示,由圖1知:信號(hào)調(diào)理電路對(duì)輸入信號(hào)進(jìn)行預(yù)處理,處理后的模擬信號(hào)通過(guò)A/D轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換,FPGA一方面控制A/D轉(zhuǎn)換的時(shí)序,另一方面預(yù)處理、暫存及傳送轉(zhuǎn)換后的數(shù)字信號(hào),數(shù)字信號(hào)送入DSP做相應(yīng)的

4、算法處理,處理后結(jié)果可通過(guò)LCD顯示,也可圖1系統(tǒng)硬件原理框圖通過(guò)USB傳輸?shù)絇C機(jī).1.1FPGA芯片[2]本設(shè)計(jì)中FPGA選用Altera公司的ACEX1K系列器件EPIK5OTC144_3.FPGA在高速數(shù)據(jù)采集方面有單片機(jī)和DSP無(wú)法比擬的優(yōu)勢(shì):時(shí)鐘頻率高,內(nèi)部時(shí)延小;全部控制邏輯由硬件完成,速度快,效率高;組成形式靈活,可以集成外圍控制、譯碼和接口電路.在本系統(tǒng)中,FPGA主要實(shí)現(xiàn)以下幾個(gè)功能:對(duì)A/D的控制、底層信號(hào)預(yù)處理、數(shù)字信號(hào)暫存、與DSP進(jìn)行接口.底層的信號(hào)預(yù)處理算法要處理的數(shù)據(jù)量大,對(duì)處理速度要求高,但算法結(jié)構(gòu)簡(jiǎn)單,適用于FPGA進(jìn)行硬件編程實(shí)現(xiàn).經(jīng)過(guò)底層預(yù)處理之后的

5、數(shù)據(jù)[3]送往FPGA內(nèi)部的FIFO,由DSP通過(guò)EMIFA口以EDMA的方式讀取,然后進(jìn)行處理.3收稿日期:2009-05-01作者簡(jiǎn)介:楊永東(1966-),男,湖南古丈人,吉首大學(xué)物理科學(xué)與信息工程學(xué)院高級(jí)實(shí)驗(yàn)師,主要從事電路與系統(tǒng)研究.66吉首大學(xué)學(xué)報(bào)(自然科學(xué)版)第30卷1.2DSP芯片本設(shè)計(jì)中DSP選用了美國(guó)德州儀器(TI)公司推出的TMS320LF2407A數(shù)字信號(hào)處理器,這款DSP通過(guò)把1個(gè)高性能的DSP內(nèi)核和微處理器的片內(nèi)外設(shè)集成為1個(gè)芯片的方案,使得其成為傳統(tǒng)的微控制單元(MCU)和昂貴的多片設(shè)計(jì)的1種廉價(jià)的替代產(chǎn)品.它將TI公司的高性能16位DSP核C2xLP和豐富的

6、功能外設(shè)電路集成在單個(gè)芯片上,為設(shè)計(jì)小體積、低功耗、高可靠性、高性能的控制系統(tǒng)提供了方便,同時(shí)也使系統(tǒng)的整體成本大大降低,TMS320LF2407A體系結(jié)構(gòu)如圖2所示.DSP的控制主要針對(duì)接口管理、數(shù)據(jù)上傳、系統(tǒng)狀態(tài)設(shè)定、中斷處理等,這些控制對(duì)時(shí)間的要求沒(méi)有FPGA實(shí)現(xiàn)的采樣數(shù)據(jù)存儲(chǔ)控制那么高,但是DSP強(qiáng)大的數(shù)字信號(hào)處理和控制功能可以方便地實(shí)現(xiàn)一些FPGA難以實(shí)現(xiàn)的功能.目前的DSP芯片價(jià)格并不貴,與高圖2TMS320LF2407A體系結(jié)構(gòu)圖性能單片機(jī)相比有著良好的性價(jià)比,適于做高速數(shù)[4]據(jù)采集系統(tǒng)控制芯片.2單元電路設(shè)計(jì)2.1信號(hào)調(diào)理電路在數(shù)據(jù)采集系統(tǒng)中信號(hào)調(diào)理電路的主要作用是實(shí)現(xiàn)對(duì)

7、信號(hào)的放大、衰減以及阻抗匹配,使輸入信號(hào)滿足A/D轉(zhuǎn)換器的幅度要求,同時(shí)也擴(kuò)大了輸入信號(hào)的幅度范圍.模擬信號(hào)處理是影響系統(tǒng)性能的重要因素之一,設(shè)計(jì)時(shí)必須考慮2個(gè)方面:保證信號(hào)質(zhì)量,提高信噪比,盡量減少畸變;將信號(hào)變換成適合A/D處理的幅度并提供足夠的驅(qū)動(dòng)能力.筆者選用了AD公司生產(chǎn)的高精度、低噪音、低輸入偏置電流場(chǎng)效應(yīng)放大器AD8610和AD8620,它們都具有超低的失調(diào)電壓和漂移、極低的輸入電壓及電流噪聲、低輸入偏置電