基于fpga的虛擬儀器的設(shè)計(jì)與實(shí)現(xiàn)

《基于fpga的虛擬儀器的設(shè)計(jì)與實(shí)現(xiàn)》由會(huì)員上傳分享，免費(fèi)在線閱讀，更多相關(guān)內(nèi)容在教育資源-天天文庫(kù)。

1、萬方數(shù)據(jù)2008年11月湖北成人教育學(xué)院學(xué)報(bào)Nov，208第14卷第6期JournalofHuBeiAdultEducationInstituteVO1．14NO．6基于FPGA的虛擬儀器的設(shè)計(jì)與實(shí)現(xiàn)奚素霞(湖南信息職業(yè)技術(shù)學(xué)院，湖南長(zhǎng)沙，410205)[摘要]論述基于FPGA技術(shù)兼有數(shù)字信號(hào)發(fā)生器和邏輯分析儀功能的虛擬儀器的設(shè)計(jì)方案及具體實(shí)現(xiàn)方法。FPGA集成了串口通信、分頻、RAM讀寫、數(shù)據(jù)采集、信號(hào)發(fā)生器等功能模塊，具有成本低，頻率高，修改擴(kuò)充方便、抗干擾性好等特點(diǎn)。利用VB編程技術(shù)實(shí)現(xiàn)友好的虛擬儀器面板。[關(guān)鍵詞]虛擬儀器；FPGA；數(shù)字信號(hào)發(fā)生器；邏輯分析僅[中圖分類號(hào)

2、]TM935【文獻(xiàn)標(biāo)識(shí)碼】A【文章編號(hào)]1673--3878(2008)06_-0122—021引言運(yùn)用Flea可編程邏輯器件，結(jié)合硬件描述語言VerilogHDL，我們通過對(duì)FPGA的不同編程實(shí)現(xiàn)邏輯了分析儀和信號(hào)發(fā)生器，可以相繼開發(fā)出頻譜分析儀、示波器、掃頻儀、網(wǎng)絡(luò)分析儀等，亦可集這些功能于一身的通用虛擬儀器。儀器采用外置型，功能卡與PC通過串口連接。串口傳輸無論從硬件或軟件來看，實(shí)現(xiàn)都最方便(只需三根線，收RXD、發(fā)TXD、地GND)。雖然常用的PCI總線或ISA總線插卡式大大提高傳送速率，但也增加了系統(tǒng)設(shè)計(jì)復(fù)雜度，而且內(nèi)置式可能會(huì)同計(jì)算機(jī)現(xiàn)有可插拔硬件沖突，而設(shè)計(jì)成外置式

3、虛擬儀器無需驅(qū)動(dòng)，插拔更為方便，避免硬件沖突問題。用FPGA實(shí)現(xiàn)串口模塊，串口通信速率最高達(dá)到115200bit／s，足以滿足我們?cè)O(shè)計(jì)功能要求。2系統(tǒng)原理功能卡采用美國(guó)Xilinx公司Spantanll系列FPGAxC2s150芯片完全實(shí)現(xiàn)，集成分頻、地址控制、串口傳輸、數(shù)據(jù)采樣、波形生成等諸多模塊。XC2S150有3888個(gè)邏輯單元，系統(tǒng)門150000個(gè)，可編程邏輯模塊(CLB)864個(gè)，可編程輸入輸出模塊(I／O)2,(,o個(gè)，提供特有片上RAM?構(gòu)造(BlockSelectRAM)。系統(tǒng)硬件框圖和功能卡FPGA實(shí)現(xiàn)結(jié)構(gòu)如圖l和圖2所示。功能卡l計(jì)算機(jī)而諱墜到FPGA—叫鯊蘭

4、竺生。-術(shù)米姒撕RAM叫信號(hào)輸入圖1系統(tǒng)硬件框圖一形發(fā)，lJ矧B路輸}Hi哆采惻Ij路輸出圖2功能卡FPGA實(shí)現(xiàn)結(jié)構(gòu)圖2．1數(shù)字信號(hào)發(fā)生器采用存儲(chǔ)式，即將預(yù)先計(jì)算的波形數(shù)據(jù)放在存儲(chǔ)器中，產(chǎn)生周期性預(yù)定的波形，可以達(dá)到很高的重復(fù)頻率。PC端用戶界面編輯好8路波形，通過計(jì)算機(jī)串口將波形參數(shù)發(fā)送給FPGA，F(xiàn)PGA將其存入RAM，然后根據(jù)RAM中數(shù)據(jù)輸出8路信號(hào)波形。每通道波形參數(shù)由16bits波形數(shù)據(jù)和16bits基準(zhǔn)時(shí)鐘分頻數(shù)組成，共需傳送(16+16)×8=256bits數(shù)據(jù)，串行傳輸遵循RS232協(xié)議，串行數(shù)據(jù)默認(rèn)設(shè)置為波特率I15Kbit／s，8位數(shù)據(jù)位，1位停止位，無奇偶校

5、驗(yàn)位。數(shù)字信號(hào)是通過對(duì)基準(zhǔn)時(shí)鐘進(jìn)行分頻得到的，輸出波形頻率lout與基準(zhǔn)頻率fdk、分頻數(shù)N、占空比之間的關(guān)，，^7系為：厶=篙其中N=l，2-．．2坫一l，輸出數(shù)字波形占空比為m：n，n，GA時(shí)鐘頻率80MHz。系統(tǒng)輸出信號(hào)的頻率分辨率Af與輸出波形的最低頻率fout(miII)相等：[收稿日期】2008—08—20[作者簡(jiǎn)介】奚素霞，河北邢臺(tái)人，湖南信息職業(yè)技術(shù)學(xué)院講師。主要從事電路和EDA的教學(xué)與實(shí)踐研究?！?22·萬方數(shù)據(jù)Af=世L手I—=一610Hzl十l在進(jìn)行軟件設(shè)計(jì)時(shí)，為每個(gè)輸出通道分別構(gòu)造一個(gè)計(jì)數(shù)器。運(yùn)行時(shí)，計(jì)算得到的分頻數(shù)N和相應(yīng)波形數(shù)據(jù)被送到波形參數(shù)寄存器中。

6、當(dāng)下一個(gè)基準(zhǔn)時(shí)鐘脈沖到來時(shí)，計(jì)數(shù)器獲得分頻數(shù)，并開始作減l計(jì)數(shù)。當(dāng)計(jì)數(shù)到達(dá)終值時(shí)，通道輸出一個(gè)波形數(shù)據(jù)，計(jì)數(shù)器恢復(fù)初值，然后等待下一次計(jì)數(shù)，共完成基長(zhǎng)16位波形數(shù)據(jù)輸出。之后，程序馬上開始下一個(gè)周期16位波形，由此不斷進(jìn)行下去。2．2邏輯分析儀一臺(tái)邏輯分析儀應(yīng)包括如下幾個(gè)基本部分：①采樣部分：捕捉并暫存被測(cè)多路信號(hào)的狀態(tài)，為存儲(chǔ)器提供穩(wěn)定的輸入信號(hào)；②存儲(chǔ)部分：按時(shí)間順序存儲(chǔ)多路數(shù)字信號(hào)的狀態(tài)；③顯示部分：依存儲(chǔ)器內(nèi)容以波形圖的方式顯示各路數(shù)字信號(hào)的狀態(tài)；④控制部分：控制以上三部分協(xié)調(diào)工作。PC將采樣頻率通過串口送給Flea，F(xiàn)PGA根據(jù)該頻率對(duì)8路外來信號(hào)采樣，采樣值存入RAM

7、，然后根據(jù)RAM中信號(hào)的采樣值發(fā)送給PC機(jī)，由PC上的虛擬界面顯示8路信號(hào)，并以文件的形式保存。支持兩種基本工作方式：定時(shí)分析方式和狀態(tài)分析方式。定時(shí)分析利用LA內(nèi)部時(shí)鐘對(duì)數(shù)字信號(hào)采樣，也稱為異步采樣。狀態(tài)分析采用被測(cè)數(shù)字系統(tǒng)的信號(hào)或時(shí)鐘作為采樣時(shí)鐘對(duì)數(shù)字信號(hào)進(jìn)行采樣，也被稱為同步采樣。根據(jù)Nyquist采樣定理，理論上可分析信號(hào)的最高頻率：‰一)=C＆／2=80M／2=40M為了保證精度，實(shí)測(cè)時(shí)限定至少以信號(hào)頻率的5倍采樣，即‰一)=h／5。3同步雙口RAM無論是數(shù)字信號(hào)發(fā)生器